{"version":"1.0","type":"rich","provider_name":"Formations ALSE (France)","provider_url":"https:\/\/www.alse.fr","title":"\u003Cabbr title=\"Property Specification Language. Normalisé IEEE 1850 et maintenant intégré au VHDL-2008, ce langage permet de décrire Propriétés et Assertions pour la Méthodologie de Vérification par Assertions (Assertion Based Verification). PSL est relativement simple à maîtriser (formation de 2 jours) et constitue une aide considérable pour la Vérification des circuits logiques. On trouve un équivalent à PSL à l'intérieur du langage SystemVerilog (SVA).\"\u003EPSL\u003C\/abbr\u003E for Assertions-Based Verification","author_name":"Bertrand Cuzeau","width":"480","height":"295","url":"http:\/\/www.alse.fr\/Assertion-Based-Verification-with-PSL.html","html":"\u003Ch4 class='title'\u003E\u003Ca href='http:\/\/www.alse.fr\/Assertion-Based-Verification-with-PSL.html'\u003E\u003Cabbr title=\"Property Specification Language. Normalisé IEEE 1850 et maintenant intégré au VHDL-2008, ce langage permet de décrire Propriétés et Assertions pour la Méthodologie de Vérification par Assertions (Assertion Based Verification). PSL est relativement simple à maîtriser (formation de 2 jours) et constitue une aide considérable pour la Vérification des circuits logiques. On trouve un équivalent à PSL à l'intérieur du langage SystemVerilog (SVA).\"\u003EPSL\u003C\/abbr\u003E for Assertions-Based Verification\u003C\/a\u003E\u003C\/h4\u003E\u003Cblockquote class='spip'\u003E\u003Cp\u003E\u003Cstrong\u003ESi vous concevez ou v\u00e9rifiez en \u003Cabbr title=\"VHDL = VHSIC Hardware Description Language. Ce Langage de Description Matérielle (normalisé IEEE 1076) issu du programme du département américain de la défense « VHSIC » (1980), était destiné au départ à décrire sans ambiguïté le comportement de ces circuits rapides. Aujourd'hui, il cède graduellement le pas au SystemVerilog mais il reste encore aujourd'hui utilisé (surtout dans la conception FPGA).\"\u003EVHDL\u003C\/abbr\u003E sans utiliser le \u003Cabbr title=\"Property Specification Language. Normalisé IEEE 1850 et maintenant intégré au VHDL-2008, ce langage permet de décrire Propriétés et Assertions pour la Méthodologie de Vérification par Assertions (Assertion Based Verification). PSL est relativement simple à maîtriser (formation de 2 jours) et constitue une aide considérable pour la Vérification des circuits logiques. On trouve un équivalent à PSL à l'intérieur du langage SystemVerilog (SVA).\"\u003EPSL\u003C\/abbr\u003E, il y a un grand trou dans votre raquette !\u003C\/strong\u003E\u003C\/p\u003E\n\u003Cp\u003ENotre formation \u003Cem class=\"spip\"\u003EAssertion-Based Verification with PSL\u003C\/em\u003E est tr\u00e8s\u003Cstrong\u003E courte et efficace\u003C\/strong\u003E et ses b\u00e9n\u00e9fices sont imm\u00e9diats et spectaculaires !\u003C\/p\u003E\n\u003Cp\u003E\u003Cstrong\u003EPlus d’excuse !\u003C\/strong\u003E Les assertions sont d\u00e9sormais support\u00e9es par le simulateur \u003Cstrong\u003EQuestaSim OEM\u003C\/strong\u003E qui accompagne Quartus, Libero et Radiant (m\u00eame en version gratuite « Starter »).\u003C\/p\u003E\u003C\/blockquote\u003E\n"}