{"version":"1.0","type":"rich","provider_name":"Formations ALSE (France)","provider_url":"https:\/\/www.alse.fr","title":"Altera Quartus & \u003Cabbr title=\"Field Programmable Gate Array. Composants électroniques standard que l'utilisateur « personnalise » en utilisant des langages HDL pour implémenter des fonctions logiques spécifiques de son choix. Un fichier de programmation permet (souvent à la mise sous tension) au composant de se configurer et d'avoir le fonctionnement voulu par le concepteur.\"\u003EFPGA\u003C\/abbr\u003E Timings","author_name":"Bertrand Cuzeau","width":"480","height":"295","url":"http:\/\/www.alse.fr\/Conception-Altera-Quartus-II.html","html":"\u003Ch4 class='title'\u003E\u003Ca href='http:\/\/www.alse.fr\/Conception-Altera-Quartus-II.html'\u003EAltera Quartus & \u003Cabbr title=\"Field Programmable Gate Array. Composants électroniques standard que l'utilisateur « personnalise » en utilisant des langages HDL pour implémenter des fonctions logiques spécifiques de son choix. Un fichier de programmation permet (souvent à la mise sous tension) au composant de se configurer et d'avoir le fonctionnement voulu par le concepteur.\"\u003EFPGA\u003C\/abbr\u003E Timings\u003C\/a\u003E\u003C\/h4\u003E\u003Cblockquote class='spip'\u003E\u003Cp\u003ECette formation dense et modulaire de quatre jours ( 2 + 2) permet de ma\u00eetriser rapidement l’ensemble des connaissances indispensables \u00e0 une bonne utilisation des outils de conception \u003Cabbr title=\"Field Programmable Gate Array. Composants électroniques standard que l'utilisateur « personnalise » en utilisant des langages HDL pour implémenter des fonctions logiques spécifiques de son choix. Un fichier de programmation permet (souvent à la mise sous tension) au composant de se configurer et d'avoir le fonctionnement voulu par le concepteur.\"\u003EFPGA\u003C\/abbr\u003E et \u00e0 ma\u00eetriser la gestion des Timings (contraintes, v\u00e9rification, optimisation) en utilisant le langage universel : SDC. \u003Cbr class='manualbr' \/\u003ECes concepts s’appliquent \u00e0 tous les FPGAs du march\u00e9 et ils sont mise en \u0153uvre dans le flot Altera (ex. Intel).\u003C\/p\u003E\u003C\/blockquote\u003E\n"}