{"version":"1.0","type":"rich","provider_name":"Formations ALSE (France)","provider_url":"https:\/\/www.alse.fr","title":"Stratix 10 & Agilex Optimization","author_name":"Bertrand Cuzeau","width":"480","height":"295","url":"http:\/\/www.alse.fr\/Stratix-10-Optimisation.html","html":"\u003Ch4 class='title'\u003E\u003Ca href='http:\/\/www.alse.fr\/Stratix-10-Optimisation.html'\u003EStratix 10 & Agilex Optimization\u003C\/a\u003E\u003C\/h4\u003E\u003Cblockquote class='spip'\u003E\n\u003Cp\u003ECette formation « Optimisation » s\u2019adresse pr\u00e9cis\u00e9ment aux concepteurs RTL qui apprendront \u00e0 analyser puis \u00e0 modifier en profondeur le code RTL afin de l\u2019optimiser pour l\u2019architecture HyperFlex des familles les plus r\u00e9centes (Stratix 10 et Agilex). \n\n Pr\u00e9sentation \n\nTirer pleinement parti de l\u2019architecture HyperFlex des familles Intel-FPGA Stratix 10 et maintenant Agilex demande \u00e0 transformer en profondeur le code RTL. \n\nLes transformations n\u00e9cessaires sont souvent complexes et mettent en (\u2026)\u003C\/p\u003E\n\u003C\/blockquote\u003E\n"}