<?xml 
version="1.0" encoding="utf-8"?><?xml-stylesheet title="XSL formatting" type="text/xsl" href="http://www.alse.fr/spip.php?page=backend.xslt" ?>
<rss version="2.0" 
	xmlns:dc="http://purl.org/dc/elements/1.1/"
	xmlns:ev="http://purl.org/rss/1.0/modules/event/"
	xmlns:content="http://purl.org/rss/1.0/modules/content/"
	xmlns:atom="http://www.w3.org/2005/Atom"
>

<channel xml:lang="fr">
	<title>Agenda Formations ALSE (France)</title>
	<link>https://www.alse.fr/</link>
	<description>Leader en France des Formations FPGA &amp; HDL.</description>
	<language>fr</language>
	<generator>SPIP - www.spip.net</generator>
	<atom:link href="http://www.alse.fr/spip.php?id_rubrique=34&amp;page=backendagenda" rel="self" type="application/rss+xml" />

	<image>
		<title>Agenda Formations ALSE (France)</title>
		<url>http://www.alse.fr/sites/alse.fr/local/cache-vignettes/L144xH42/siteon0-f94c5.png</url>
		<link>https://www.alse.fr/</link>
		<height>42</height>
		<width>144</width>
	</image>




<item>
		<title>Altera Quartus &amp; FPGA Timings - Du lundi 7 d&#233;cembre 2026 au jeudi 10 d&#233;cembre 2026</title>
		<link>http://www.alse.fr/Conception-Altera-Quartus-II.html#evenement315</link>
		<guid isPermaLink="true">http://www.alse.fr/Conception-Altera-Quartus-II.html#evenement315</guid>
		<dc:date>2026-12-07T11:00:00Z</dc:date>
		<dc:format>text/html</dc:format>
		<dc:language>fr</dc:language>
		
		
		<ev:location>A distance (OnLine)</ev:location>
		<dc:subject>&lt;p&gt;Formation Compl&#232;te Quartus &amp; Timings (4 jours)&lt;/p&gt;</dc:subject>
		<ev:startdate>2026-12-07T11:00:00Z</ev:startdate>
		<ev:enddate>2026-12-10T11:00:00Z</ev:enddate>




		<description>Lieu : A distance (OnLine)
		&lt;br /&gt;&lt;p&gt;Formation Compl&#232;te Quartus &amp; Timings (4 jours)&lt;/p&gt;
		&lt;br /&gt;&lt;p&gt;Cette formation dense et modulaire de quatre jours ( 2 + 2) permet de ma&#238;triser rapidement l'ensemble des connaissances indispensables &#224; une bonne utilisation des outils de conception &lt;abbr title=&#034;Field Programmable Gate Array. Composants &#233;lectroniques standard que l'utilisateur &#171; personnalise &#187; en utilisant des langages HDL pour impl&#233;menter des fonctions logiques sp&#233;cifiques de son choix. Un fichier de programmation permet (souvent &#224; la mise sous tension) au composant de se configurer et d'avoir le fonctionnement voulu par le concepteur.&#034;&gt;FPGA&lt;/abbr&gt; et &#224; ma&#238;triser la gestion des Timings (contraintes, v&#233;rification, optimisation) en utilisant le langage universel : SDC. &lt;br class='manualbr' /&gt;Ces concepts s'appliquent &#224; tous les FPGAs du march&#233; et ils sont mise en &#339;uvre dans le flot Altera (ex. Intel).&lt;/p&gt;

-
&lt;a href="http://www.alse.fr/-Altera-Intel-.html" rel="directory"&gt;Altera (Intel)&lt;/a&gt;


		</description>


 <content:encoded>&lt;div class='rss_chapo'&gt;A distance (OnLine)&lt;/div&gt;
		&lt;div class='rss_texte'&gt;&lt;p&gt;Formation Compl&#232;te Quartus &amp; Timings (4 jours)&lt;/p&gt;&lt;/div&gt;
		
		</content:encoded>


		
		<enclosure url="http://www.alse.fr/sites/alse.fr/IMG/pdf/conceptionavecquartus.pdf" length="145620" type="application/pdf" />
		

	</item>


</channel>

</rss>
