Nios & Platform Designer (Qsys)

3 + 2 jours

Préambule

En raison de son âge, de la popularité qu’elle a eue, des évolutions technologiques, de la demande en constante diminution et d’autres facteurs, cette formation est désormais retirée de notre catalogue actif : nous ne programmons plus de sessions publiques systématiquement. Par contre, pour un nombre suffisant de personnes pour qui le contenu fait sens, nous pouvons envisager d’organiser des sessions spéciales.

Présentation

Le cursus de ce training se décompose en deux parties pour un total de cinq jours.

  • La première partie de trois jours concentre tout le savoir-faire fondamental pour démarrer la conception de Systèmes Embarqués avec Processeur Nios softcore : Présentation des différentes solutions Intel FPGA, construction de la plateforme hardware, paramétrage du processeur, choix et intégration des périphériques matériels, interconnexions et flots de communication etc… ainsi que les bases de l’utilisation des Environnements de Développement Logiciel Eclipse Nios EDS.
  • La deuxième partie, fortement orientée Hardware et destinée aux utilisateurs avancés, va plus loin en exposant les concepts hardware détaillés (système d’interconnexion Network On Chip Platform Designer, les différents bus (Avalon et AXI), la création de périphériques custom complexes, jusqu’à l’écriture de drivers dans la couche d’abstraction matérielle.

Cette formation est essentielle pour construire un Système et des Applications performants et fiables en tirant bénéfice des riches possibilités de l’architecture SoPC (construction de flots de données et d’une fabric efficaces, paramétrage des interconnexions et de flux, ajout de nouvelles instructions personnalisées au processeur ou encore mise en œuvre de l’accélération matérielle).

Théorie et Pratique alternent à travers de très nombreux exercices décrits pas-à-pas, implémentés et testés sur un Kit FPGA peu coûteux.

Les aspects Matériel et Logiciel sont abordés dans ce stage pour permettre aux ingénieurs hardware et software d’avoir une vue complète des deux mondes, ce qui est indispensable pour concevoir un système embarqué efficace et optimisé.

Pré-requis

  • Avoir besoin d’implémenter un System on Chip sur FPGA Intel.
  • Connaissances de base en Électronique Numérique et en Conception de Logique Programmable.
  • Connaissances de base (rudiments) en Langage C.
  • Pour la partie II « Expert » (2 derniers jours), il est obligatoire d’avoir suivi la Partie I (3 premiers jours) de la formation.

N.B : la formation « Conception avec Quartus » n’est pas un pré-requis et elle peut être suivie séparément.

Remarque : les Exercices pratiques de la formation utilisent un Kit FPGA peu coûteux.

Documents à télécharger

Revenir en haut