<?xml 
version="1.0" encoding="utf-8"?><?xml-stylesheet title="XSL formatting" type="text/xsl" href="https://www.alse.fr/spip.php?page=backend.xslt" ?>
<rss version="2.0" 
	xmlns:dc="http://purl.org/dc/elements/1.1/"
	xmlns:content="http://purl.org/rss/1.0/modules/content/"
	xmlns:atom="http://www.w3.org/2005/Atom"
>

<channel xml:lang="fr">
	<title>Formations ALSE (France)</title>
	<link>https://www.alse.fr/</link>
	<description>Leader en France des Formations FPGA &amp; HDL.</description>
	<language>fr</language>
	<generator>SPIP - www.spip.net</generator>
	<atom:link href="https://www.alse.fr/spip.php?id_rubrique=19&amp;page=backend" rel="self" type="application/rss+xml" />

	<image>
		<title>Formations ALSE (France)</title>
		<url>https://www.alse.fr/sites/alse.fr/local/cache-vignettes/L144xH42/siteon0-f94c5.png?1782754102</url>
		<link>https://www.alse.fr/</link>
		<height>42</height>
		<width>144</width>
	</image>



<item xml:lang="fr">
		<title>Deep Learning</title>
		<link>https://www.alse.fr/Deep-Learning.html</link>
		<guid isPermaLink="true">https://www.alse.fr/Deep-Learning.html</guid>
		<dc:date>2019-11-09T14:35:36Z</dc:date>
		<dc:format>text/html</dc:format>
		<dc:language>fr</dc:language>
		
		<enclosure url="https://www.alse.fr/sites/alse.fr/IMG/logo/deeplearning.jpg" length="106280" type="image/jpeg" />



		<description>&lt;p&gt;Malgr&#233; l'engouement soudain pour l'Intelligence Artificielle en g&#233;n&#233;ral, et pour le &lt;em class=&#034;spip&#034;&gt;Deep Learning&lt;/em&gt; en particulier dans l'industrie de l'&#233;lectronique et de la programmation, et la profusion de documentation et d'outils disponibles, force est de constater que le d&#233;veloppement d'un vrai projet pose de nombreux challenges.&lt;br class='manualbr' /&gt;Cette nouvelle formation Doulos r&#233;pond parfaitement &#224; ce besoin, en fournissant la th&#233;orie et la pratique, en 5 jours seulement !&lt;/p&gt;

-
&lt;a href="https://www.alse.fr/-Deep-Learning-51-.html" rel="directory"&gt;Deep Learning&lt;/a&gt;


		</description>


 <content:encoded>&lt;img src='https://www.alse.fr/sites/alse.fr/local/cache-vignettes/L150xH39/deeplearning-2b7fb.jpg?1782754104' class='spip_logo spip_logo_right' width='150' height='39' alt=&#034;&#034; /&gt;
		&lt;div class='rss_texte'&gt;&lt;h2 class=&#034;spip&#034;&gt;Pr&#233;sentation&lt;/h2&gt;
&lt;p&gt;La formation &lt;em class=&#034;spip&#034;&gt;Practical Deep Learning&lt;/em&gt; (Apprentissage Approfondi) est destin&#233;e aux ing&#233;nieurs ou aux programmeurs qui souhaitent acqu&#233;rir rapidement les comp&#233;tences indispensables pour mettre en &#339;uvre dans leurs projets le Deep Learning et l'Inf&#233;rence, avec des exercices pratiques concrets.
Ces exercices repr&#233;sentent environ la moiti&#233; du temps de formation.&lt;/p&gt;
&lt;p&gt;N'h&#233;sitez pas &#224; consulter &lt;a href=&#034;https://www.doulos.com/knowhow/video_gallery/#anchor101&#034; class=&#034;spip_out&#034; rel=&#034;external&#034;&gt;cette vid&#233;o&lt;/a&gt; pour la pr&#233;sentation de cette formation.&lt;/p&gt;
&lt;h2 class=&#034;spip&#034;&gt;Pourquoi cette formation ?&lt;/h2&gt;
&lt;p&gt;Vous trouverez de nombreux mod&#232;les commerciaux de r&#233;seaux neuronaux profonds &#171; pr&#234;ts &#224; l'emploi &#187;. Mais ce qu'on ne vous dit pas toujours est que l'effort et l'expertise requis pour collecter et optimiser un jeu de donn&#233;es d'apprentissage standard pour votre application est tr&#232;s voisin de celui requis pour cr&#233;er ce mod&#232;le en partant de rien !&lt;/p&gt;
&lt;p&gt;Cette formation de 5 jours vous donnera toutes les bases et la pratique pour d&#233;marrer vos projets sans d&#233;lai et r&#233;duire la dur&#233;e de votre apprentissage en jours plut&#244;t qu'en mois.&lt;/p&gt;
&lt;h2 class=&#034;spip&#034;&gt;Et en pratique ?&lt;/h2&gt;
&lt;p&gt;Ce cours est bas&#233; sur le langage &lt;strong&gt;Python&lt;/strong&gt; et utilise intens&#233;ment l'API de r&#233;seaux neuronaux &lt;strong&gt;Keras&lt;/strong&gt;, qui est l'API recommand&#233;e pour l'environnement &lt;strong&gt;TensorFlow&lt;/strong&gt;.&lt;/p&gt;
&lt;p&gt;Les librairies Numpy, Matplotlib, Pandas, Scikit-learn, and TensorBoard sont &#233;galement largement utilis&#233;es.&lt;/p&gt;
&lt;p&gt;Bien que bas&#233;e sur Keras / Tensorflow, les principes et concepts enseign&#233;s dans ce training
seraient applicables &#224; toute autre librairie ou environnement de &lt;em class=&#034;spip&#034;&gt;Deep Learning&lt;/em&gt;.&lt;/p&gt;
&lt;p&gt;Notez que nous proposons aussi une formation Python de trois jours (dispens&#233;e en Fran&#231;ais) que vous pouvez souhaitez suivre avant la formation Deep Learning.&lt;/p&gt;
&lt;h2 class=&#034;spip&#034;&gt;Pr&#233;-requis&lt;/h2&gt;
&lt;p&gt;&lt;em class=&#034;spip&#034;&gt;Attention !&lt;/em&gt; Pour pouvoir tirer le meilleur profit de cette formation, il y a des &lt;strong&gt;pr&#233;-requis importants&lt;/strong&gt; &#224; respecter. Reportez-vous au programme d&#233;taill&#233; t&#233;l&#233;chargeable ci-dessous ou &#224; la vid&#233;o cit&#233;e.&lt;/p&gt;
&lt;h2 class=&#034;spip&#034;&gt;Supports de cours&lt;/h2&gt;
&lt;p&gt;Les manuels Doulos sont r&#233;put&#233;s pour &#234;tre les plus d&#233;taill&#233;s et les plus faciles d'utilisation. Leur style, leur contenu et leur exhaustivit&#233; sont uniques dans le monde de la formation. &lt;br class='manualbr' /&gt;Ils sont souvent utilis&#233;s ensuite comme ouvrages de r&#233;f&#233;rence.&lt;/p&gt;
&lt;p&gt;Sont compris dans la formation :&lt;/p&gt;
&lt;ul class=&#034;spip&#034; role=&#034;list&#034;&gt;&lt;li&gt; Le Manuel de cours, index&#233;, qui constitue un Manuel de R&#233;f&#233;rence.&lt;/li&gt;&lt;li&gt; Le Cahier des Exercices, rempli d'exemples et d'applications pratiques qui mettent en &#339;uvre les concepts acquis. Outre leur r&#244;le p&#233;dagogique, ils constituent une base pr&#233;cieuse pour d&#233;velopper de nouvelles applications !&lt;/li&gt;&lt;li&gt; Les fichiers des exercices (avec solutions).&lt;/li&gt;&lt;/ul&gt;&lt;/div&gt;
		
		</content:encoded>


		
		<enclosure url="https://www.alse.fr/sites/alse.fr/IMG/pdf/deeplearning_descr.pdf" length="126462" type="application/pdf" />
		

	</item>
<item xml:lang="fr">
		<title>Langages de Scripting</title>
		<link>https://www.alse.fr/Langages-de-Scripting.html</link>
		<guid isPermaLink="true">https://www.alse.fr/Langages-de-Scripting.html</guid>
		<dc:date>2019-03-15T11:43:43Z</dc:date>
		<dc:format>text/html</dc:format>
		<dc:language>fr</dc:language>
		
		



		<description>&lt;p&gt;Tcl/Tk et Python sont pr&#233;dominants dans notre industrie, avec des domaines d'application diff&#233;rents et compl&#233;mentaires.&lt;/p&gt;

-
&lt;a href="https://www.alse.fr/-Scripting-.html" rel="directory"&gt;Scripting&lt;/a&gt;


		</description>


 <content:encoded>&lt;div class='rss_texte'&gt;&lt;h2 class=&#034;spip&#034;&gt;Tcl/Tk&lt;/h2&gt;
&lt;p&gt;&lt;a href='https://www.alse.fr/Essential-Tcl-Tk.html' class=&#034;spip_in&#034;&gt;Tcl/Tk&lt;/a&gt; le langage incontournable dans notre industrie : il englobe les langages de Timing et de commande, et il permet de piloter tous nos outils !&lt;/p&gt;
&lt;p&gt;Facile &#224; apprendre gr&#226;ce &#224; notre formation, ce v&#233;ritable &#171; couteau suisse &#187; est un atout indispensable pour votre productivit&#233;.&lt;/p&gt;
&lt;h2 class=&#034;spip&#034;&gt;Python&lt;/h2&gt;
&lt;p&gt;Bien que souvent rang&#233; dans la rubrique &#171; Scripting &#187;, &lt;a href='https://www.alse.fr/Python-Scientific-Computing.html' class=&#034;spip_in&#034;&gt;Python&lt;/a&gt; est un langage objet moderne, complet, tr&#232;s puissant, &#233;l&#233;gant et g&#233;n&#233;ral. &lt;br class='manualbr' /&gt;Mais il est aussi une v&#233;ritable r&#233;volution dans nos m&#233;tiers pour la &lt;strong&gt;mod&#233;lisation et l'analyse des syst&#232;mes num&#233;riques&lt;/strong&gt; ! Gr&#226;ce &#224; ses tr&#232;s nombreuses extensions, il permet notamment de remplacer des outils propri&#233;taires comme MATLAB, ou open-source comme Scilab, Octave&#8230;&lt;/p&gt;&lt;/div&gt;
		
		</content:encoded>


		

	</item>
<item xml:lang="fr">
		<title>Python &amp; Scientific Computing</title>
		<link>https://www.alse.fr/Python-Scientific-Computing.html</link>
		<guid isPermaLink="true">https://www.alse.fr/Python-Scientific-Computing.html</guid>
		<dc:date>2017-10-08T10:02:23Z</dc:date>
		<dc:format>text/html</dc:format>
		<dc:language>fr</dc:language>
		
		<enclosure url="https://www.alse.fr/sites/alse.fr/IMG/logo/pythonlogo.svg" length="13303" type="image" />



		<description>&lt;p&gt;Le langage Python avec ses extensions (librairies) &#224; usage scientifique est une v&#233;ritable r&#233;volution qui permet d'abandonner des outils propri&#233;taires et co&#251;teux au profit d'outils libres et Open Source d&#233;velopp&#233;s et utilis&#233;s par une &#233;norme communaut&#233;. &lt;br class='manualbr' /&gt;Python s'est impos&#233; dans de tr&#232;s nombreux domaines diff&#233;rents : Mod&#233;lisation, Traitement de Signal, Intelligence Artificielle, Ing&#233;nierie Logicielle mais aussi maintenant dans les m&#233;tiers de la Conception Num&#233;rique (Migen, LiteX) et de la V&#233;rification (CocoTB) !&lt;/p&gt;
&lt;p&gt;L'id&#233;al pour ma&#238;triser rapidement la puissance de Python est de participer &#224; la Formation Essential Python. Le programme d&#233;taill&#233; est disponible en t&#233;l&#233;chargement ci-dessous.&lt;/p&gt;

-
&lt;a href="https://www.alse.fr/-Python-Scientific-Computing-50-.html" rel="directory"&gt;Python &amp; Scientific Computing&lt;/a&gt;


		</description>


 <content:encoded>&lt;img src='https://www.alse.fr/sites/alse.fr/local/cache-vignettes/L150xH44/pythonlogo-3ba77.svg?1782767501' class='spip_logo spip_logo_right' width='150' height='44' alt=&#034;&#034; /&gt;
		&lt;div class='rss_texte'&gt;&lt;h2 class=&#034;spip&#034;&gt;Pr&#233;sentation&lt;/h2&gt;
&lt;p&gt;Nombreux sont nos clients (dans la Recherche puis dans l'Industrie) qui ont d&#233;j&#224; franchi le pas et d&#233;laiss&#233; des outils propri&#233;taires et co&#251;teux au profit de Python et de ses librairies d'extension.&lt;br class='manualbr' /&gt;On voit Python aujourd'hui s'imposer dans la plupart des domaines scientifique, dont le &lt;a href=&#034;https://pyzo.org/python_vs_matlab.html&#034; class=&#034;spip_out&#034; rel=&#034;external&#034;&gt;traitement de signal&lt;/a&gt; et l'Intelligence Artificielle, mais on voit d'autres champs d'application sur lesquels Python apporte un compl&#233;ment de m&#233;thodologie. Sa progression dans le monde de l'&#233;lectronique est rapide.&lt;/p&gt;
&lt;p&gt;&lt;strong class=&#034;caractencadre-spip spip&#034;&gt;Essential Python&lt;/strong&gt; est donc un cours complet de quatre jours qui enseigne toutes les bases indispensables pour bien ma&#238;triser le &lt;strong&gt;langage Python&lt;/strong&gt; ainsi que les extensions &#171; scientifiques &#187; (NumPy, SciPy, MatPlotLib&#8230;) qui permettent de transiter vers Python depuis d'autres outils propri&#233;taires (comme MATLAB &#174;), ou pour se lancer dans l'Intelligence Artificielle.&lt;/p&gt;
&lt;p&gt;Cette formation n'exige absolument pas que vous soyez un &#233;lectronicien ! &lt;br class='manualbr' /&gt;En effet, Python est un langage de programmation (OOP : orient&#233; objet) moderne, tr&#232;s puissant et &#233;l&#233;gant, gratuit, multi-plateformes (Windows / Linux / Mac), d&#233;sormais enseign&#233; en priorit&#233; et tr&#232;s largement utilis&#233; dans de nombreux domaines. &lt;br class='manualbr' /&gt;Une partie de son succ&#232;s s'explique par ses tr&#232;s nombreuses &lt;em class=&#034;spip&#034;&gt;extensions&lt;/em&gt; de toutes natures, et en particulier dans le domaine scientifique.&lt;/p&gt;
&lt;p&gt;Une connaissance g&#233;n&#233;rale du langage ouvre son utilisation &#224; de nombreuses applications, dont le scripting et le pilotage d'applications tierces (qui reste encore fortement l'apanage du Tcl/Tk), ou encore le test logiciel. Mais ce ne sont aujourd'hui que des utilisations tr&#232;s marginales.&lt;/p&gt;
&lt;h2 class=&#034;spip&#034;&gt;Pourquoi Python ?&lt;/h2&gt;
&lt;p&gt;Python est :&lt;/p&gt;
&lt;ul class=&#034;spip&#034; role=&#034;list&#034;&gt;&lt;li&gt; Totalement &lt;em class=&#034;spip&#034;&gt;gratuit&lt;/em&gt;.&lt;/li&gt;&lt;li&gt; Un langage objet puissant, moderne et &#233;l&#233;gant, mais l&#233;ger &#224; coder (interpr&#233;t&#233;)&lt;/li&gt;&lt;li&gt; Disponible sous toutes les plateformes (Windows, Linux, et Mac)&lt;/li&gt;&lt;li&gt; B&#233;n&#233;ficie d'un nombre incroyable d'extensions de toutes natures et particuli&#232;rement dans le domaine scientifique.&lt;/li&gt;&lt;li&gt; Le fruit aujourd'hui d'une &#233;norme communaut&#233;, tr&#232;s active et productive.&lt;/li&gt;&lt;li&gt; Raisonnablement facile &#224; apprendre (gr&#226;ce &#224; notre formation) si vous connaissez d&#233;j&#224; d'autres langages.&lt;/li&gt;&lt;li&gt; Permet de remplacer des outils propri&#233;taires (MATLAB, Scilab, Octave&#8230;) pour les &#233;tudes de &lt;strong&gt;Traitement Num&#233;rique de Signal&lt;/strong&gt; (DSP).&lt;/li&gt;&lt;li&gt; Est utilis&#233; dans des nouveaux outils de Conception Syst&#232;me et de V&#233;rification, comme le d&#233;sormais tr&#232;s populaire CocoTB.&lt;/li&gt;&lt;li&gt; L'objet d'un succ&#232;s universel, Python est d&#233;sormais enseign&#233; en priorit&#233; dans les universit&#233;s comme premier langage.&lt;/li&gt;&lt;/ul&gt;&lt;h2 class=&#034;spip&#034;&gt;Pour l'&#201;lectronique&#8230; Tcl/Tk ? Python ?&lt;/h2&gt;
&lt;p&gt;Le monde de l'&#233;lectronique (dont la conception logique programmable et ASIC) continue &#224; faire un usage quasi-universel du Tcl/Tk (ModelSim, QuestaSim, Synopsys Design &amp; &lt;abbr title=&#034;Field Programmable Gate Array. Composants &#233;lectroniques standard que l'utilisateur &#171; personnalise &#187; en utilisant des langages HDL pour impl&#233;menter des fonctions logiques sp&#233;cifiques de son choix. Un fichier de programmation permet (souvent &#224; la mise sous tension) au composant de se configurer et d'avoir le fonctionnement voulu par le concepteur.&#034;&gt;FPGA&lt;/abbr&gt; Compiler, &lt;strong&gt;langage SDC&lt;/strong&gt; &amp; XDC, Synplify, Cadence, Lattice, Microsemi/Microchip, Intel Quartus, Xilinx Vivado, etc&#8230;) pour toutes les t&#226;ches de &lt;strong&gt;scripting&lt;/strong&gt; et de &lt;strong&gt;pilotage&lt;/strong&gt; des outils. Le Tcl est donc &lt;strong&gt;pratiquement incontournable&lt;/strong&gt;.&lt;br class='manualbr' /&gt;Nous maintenons &#233;videmment notre excellente formation Tcl/Tk !&lt;/p&gt;
&lt;p&gt;Par contre, &lt;strong&gt;Python est plut&#244;t un langage de haut niveau&lt;/strong&gt; qui peut &#234;tre utilis&#233; &#233;ventuellement pour du scripting, mais il permet surtout &lt;strong&gt;de mod&#233;liser, de d&#233;finir, d'analyser et de v&#233;rifier des syst&#232;mes num&#233;riques complexes&lt;/strong&gt;. Python est notamment utilis&#233; dans certains outils opensource comme outil de g&#233;n&#233;ration de code &lt;abbr title=&#034;Hardware Description Language. Langage de Description Mat&#233;rielle : qui permet de mod&#233;liser et de concevoir des circuits logiques en d&#233;crivant leur comportement. Les principaux HDL utilis&#233;s &#224; ce jour sont : VHDL, Verilog, et SystemVerilog.&#034;&gt;HDL&lt;/abbr&gt; (MyGen, LiteX etc). Une autre utilisation tr&#232;s int&#233;ressante de Python est &lt;strong&gt;CocoTB&lt;/strong&gt; comme environnement de test et de cosimulation (&lt;abbr title=&#034;VHDL = VHSIC Hardware Description Language. Ce Langage de Description Mat&#233;rielle (normalis&#233; IEEE 1076) issu du programme du d&#233;partement am&#233;ricain de la d&#233;fense &#171; VHSIC &#187; (1980), &#233;tait destin&#233; au d&#233;part &#224; d&#233;crire sans ambigu&#239;t&#233; le comportement de ces circuits rapides. Aujourd'hui, il c&#232;de graduellement le pas au SystemVerilog mais il reste encore aujourd'hui utilis&#233; (surtout dans la conception FPGA).&#034;&gt;VHDL&lt;/abbr&gt; et &lt;abbr title=&#034;SystemVerilog (IEEE std 1800) est le premier HDVL (Hardware Description &amp;#38; Verification Language). Il est appel&#233; &#224; remplacer aussi bien le Verilog (qu'il a absorb&#233;) que le VHDL &#224; qui il manque d&#233;sormais trop de choses dans le domaine de la V&#233;rification. C'est donc le Langage des 20 prochaines ann&#233;es et il est incontournable pour les projets complexes (m&#234;me FPGA), pour les ASICs et pour les SOCs. SystemVerilog est le langage sur lequel est fond&#233;e la M&#233;thodologie UVM.&#034;&gt;SystemVerilog&lt;/abbr&gt;).&lt;/p&gt;
&lt;p&gt;Il n'y a donc pas de concurrence entre Tcl/Tk et Python : les deux ont leur place dans notre industrie, pour des usages tr&#232;s diff&#233;rents et compl&#233;mentaires.&lt;/p&gt;
&lt;p&gt;La bonne id&#233;e ? &lt;strong&gt;Ma&#238;triser Tcl/Tk &lt;em class=&#034;spip&#034;&gt;et&lt;/em&gt; Python&lt;/strong&gt; !&lt;/p&gt;
&lt;h2 class=&#034;spip&#034;&gt;&#192; qui est destin&#233;e cette formation ?&lt;/h2&gt;&lt;ul class=&#034;spip&#034; role=&#034;list&#034;&gt;&lt;li&gt; &#192; toute personne souhaitant ma&#238;triser pratiquement le langage Python et ses applications scientifiques.&lt;/li&gt;&lt;li&gt; Aux personnes ayant d&#233;j&#224; une petite pratique exp&#233;rimentale ou personnelle du langage et souhaitant la consolider afin de le ma&#238;triser vraiment et de coder efficacement.&lt;/li&gt;&lt;li&gt; Aux Ing&#233;nieurs Num&#233;riciens qui souhaitent transiter depuis des outils propri&#233;taires (MATLAB, Scilab, Octave) ou des Langages mat&#233;riel de bas niveau vers Python et ses nombreux outils Open Source.&lt;/li&gt;&lt;/ul&gt;&lt;h2 class=&#034;spip&#034;&gt;Connaissances requises&lt;/h2&gt;
&lt;p&gt;Aucune connaissance pr&#233;alable du langage Python n'est demand&#233;e.&lt;br class='manualbr' /&gt;Par contre, une &lt;em class=&#034;spip&#034;&gt;exp&#233;rience pr&#233;alable&lt;/em&gt; avec &lt;strong&gt;au moins un&lt;/strong&gt; langage de programmation (C, C++, Java, Tcl/Tk, VHDL, &lt;abbr title=&#034;Le premier Langage de Description Mat&#233;rielle (au m&#234;me titre que le VHDL qui l'a suivi quelques ann&#233;es apr&#232;s). Normalis&#233; IEEE 1364.&#034;&gt;Verilog&lt;/abbr&gt;, SystemVerilog etc&#8230;) est tr&#232;s fortement recommand&#233;e.&lt;/p&gt;
&lt;h2 class=&#034;spip&#034;&gt;Qu'apprendrez-vous ?&lt;/h2&gt;&lt;ul class=&#034;spip&#034; role=&#034;list&#034;&gt;&lt;li&gt; Les principes du langage Python (syntaxe, s&#233;mantique).&lt;/li&gt;&lt;li&gt; Les particularit&#233;s de Python&lt;/li&gt;&lt;li&gt; Python Orient&#233; Objets (les classes, h&#233;ritage&#8230;)&lt;/li&gt;&lt;li&gt; Les Environnements de D&#233;veloppement (IDE)&lt;/li&gt;&lt;li&gt; La Librairies Standard et ses modules les plus utilis&#233;s&lt;/li&gt;&lt;li&gt; Les Expressions R&#233;guli&#232;res&lt;/li&gt;&lt;li&gt; Python comme outil de test pour l'embarqu&#233;&lt;/li&gt;&lt;li&gt; Les Librairies scientifiques : NumPy, SciPy, MatPlotLib &#8230;&lt;/li&gt;&lt;li&gt; Les environnements et distributions d&#233;di&#233;s &#224; l'usage scientifique&lt;/li&gt;&lt;li&gt; IPython et Jupyter&lt;/li&gt;&lt;/ul&gt;&lt;h2 class=&#034;spip&#034;&gt;Supports de cours&lt;/h2&gt;
&lt;p&gt;Les manuels Doulos sont r&#233;put&#233;s pour &#234;tre les plus d&#233;taill&#233;s et les plus faciles d'utilisation. Leur style, leur contenu et leur exhaustivit&#233; sont uniques dans le monde de la formation. Ils sont souvent utilis&#233;s ensuite comme ouvrages de r&#233;f&#233;rence.&lt;/p&gt;
&lt;p&gt;Sont compris dans la formation :&lt;/p&gt;
&lt;ul class=&#034;spip&#034; role=&#034;list&#034;&gt;&lt;li&gt; Le Manuel de cours, index&#233;, constitue un Manuel de R&#233;f&#233;rence.&lt;/li&gt;&lt;li&gt; Le Cahier des Exercices est rempli d'exemples et d'applications pratiques qui mettent en &#339;uvre les concepts acquis. Outre leur r&#244;le p&#233;dagogique, ils constituent une base pr&#233;cieuse pour d&#233;velopper de nouvelles applications !&lt;/li&gt;&lt;li&gt; Les fichiers des exercices (avec solutions).&lt;/li&gt;&lt;/ul&gt;&lt;/div&gt;
		
		</content:encoded>


		
		<enclosure url="https://www.alse.fr/sites/alse.fr/IMG/pdf/python_description.pdf" length="147654" type="application/pdf" />
		

	</item>
<item xml:lang="fr">
		<title>Se pr&#233;-inscrire</title>
		<link>https://www.alse.fr/Se-Pre-inscrire.html</link>
		<guid isPermaLink="true">https://www.alse.fr/Se-Pre-inscrire.html</guid>
		<dc:date>2016-10-21T12:45:42Z</dc:date>
		<dc:format>text/html</dc:format>
		<dc:language>fr</dc:language>
		
		<enclosure url="https://www.alse.fr/sites/alse.fr/IMG/logo/info_1920.jpg" length="81512" type="image/jpeg" />



		<description>&lt;p&gt;Demandez &#224; recevoir un dossier complet pour la formation qui vous int&#233;resse !&lt;br class='manualbr' /&gt;Ce dossier vous apportera &#233;galement les informations tarifaires d&#233;taill&#233;es.&lt;/p&gt;

-
&lt;a href="https://www.alse.fr/-Se-pre-inscrire-47-.html" rel="directory"&gt;Se pr&#233;-inscrire&lt;/a&gt;


		</description>


 <content:encoded>&lt;img src='https://www.alse.fr/sites/alse.fr/local/cache-vignettes/L150xH56/info_1920-fcee0.jpg?1782767562' class='spip_logo spip_logo_right' width='150' height='56' alt=&#034;&#034; /&gt;
		&lt;div class='rss_texte'&gt;&lt;div&gt;&lt;span class=&#034;base64php14050593506a42dfca3cd2e0.12645087&#034; title=&#034;PD9waHAKaW5jbHVkZV9vbmNlKCIuLyIgLiBfRElSX1JBQ0lORSAuICJlY3JpcmUvYmFsaXNlL2Zvcm11bGFpcmVfLnBocCIpOwppZiAoJGxhbmdfc2VsZWN0ID0gImZyIikgJGxhbmdfc2VsZWN0ID0gbGFuZ19zZWxlY3QoJGxhbmdfc2VsZWN0KTsKaW5zZXJlcl9iYWxpc2VfZHluYW1pcXVlKGJhbGlzZV9GT1JNVUxBSVJFX19keW4oYXJndW1lbnRzX2JhbGlzZV9keW5fZGVwdWlzX21vZGVsZSgnRk9STVVMQUlSRV9GT1JNSURBQkxFJyksICdjb250YWN0JyksIGFycmF5KCcnLCAnJywgJycsICcnLCAnZnInLCAnMScpKTsKaWYgKCRsYW5nX3NlbGVjdCkgbGFuZ19zZWxlY3QoKTsKPz4=&#034;&gt;&lt;/span&gt;&lt;/div&gt;&lt;/div&gt;
		
		</content:encoded>


		

	</item>
<item xml:lang="fr">
		<title>Vid&#233;o Num&#233;rique sur FPGA</title>
		<link>https://www.alse.fr/Presentation.html</link>
		<guid isPermaLink="true">https://www.alse.fr/Presentation.html</guid>
		<dc:date>2016-10-03T22:18:46Z</dc:date>
		<dc:format>text/html</dc:format>
		<dc:language>fr</dc:language>
		
		



		<description>&lt;p&gt;Pour de nombreuses raisons, les FPGAs sont id&#233;aux pour impl&#233;menter des solutions Vid&#233;o. ALSE a d&#233;velopp&#233; beaucoup de comp&#233;tences, de tr&#232;s nombreuses IPs pr&#234;tes &#224; l'emploi, mais aussi une formation.&lt;/p&gt;

-
&lt;a href="https://www.alse.fr/-Video-.html" rel="directory"&gt;Vid&#233;o&lt;/a&gt;


		</description>


 <content:encoded>&lt;div class='rss_texte'&gt;&lt;h2 class=&#034;spip&#034;&gt;Introduction&lt;/h2&gt;
&lt;p&gt;L'Image en g&#233;n&#233;ral et la Vid&#233;o Num&#233;rique en particulier sont des domaines en tr&#232;s forte croissance, et dont la complexit&#233; augmente tr&#232;s rapidement.&lt;/p&gt;
&lt;p&gt;Il n'est donc pas &#233;tonnant que les FPGAs constituent une excellente r&#233;ponse car ils permettent d'impl&#233;menter des traitements &#224; des d&#233;bits impossibles &#224; atteindre pour des DSP ou des Processeurs. Une image Full-HD 50 fps repr&#233;sente par exemple un d&#233;bit d'environ 3 Gigabits/s, ou encore 150 Millions de pixels de 3x8 bits chacun par seconde.&lt;br class='manualbr' /&gt;Mais comme nous l'avons d&#233;montr&#233; pratiquement, un &lt;abbr title=&#034;Field Programmable Gate Array. Composants &#233;lectroniques standard que l'utilisateur &#171; personnalise &#187; en utilisant des langages HDL pour impl&#233;menter des fonctions logiques sp&#233;cifiques de son choix. Un fichier de programmation permet (souvent &#224; la mise sous tension) au composant de se configurer et d'avoir le fonctionnement voulu par le concepteur.&#034;&gt;FPGA&lt;/abbr&gt; &#171; low cost &#187; comme le Cyclone V d'Altera (ou un &#233;quivalent d'un autre fournisseur) est capable de traiter et de diffuser ce format, voire m&#234;me de la Ultra-Haute D&#233;finition (UHD aka &#171; 4K &#187;) !&lt;/p&gt;
&lt;p&gt;Cet attrait des FPGAs pour les applications vid&#233;o se traduit par des efforts des constructeurs pour faciliter le d&#233;veloppement de telles applications. On trouve alors de nouveaux Standards de connectivit&#233;, des nouvelles IPs, des nouveaux Outils etc.&lt;/p&gt;
&lt;h2 class=&#034;spip&#034;&gt;ALSE&lt;/h2&gt;
&lt;p&gt;ALSE a d&#233;velopp&#233; depuis longtemps &lt;em class=&#034;spip&#034;&gt;beaucoup&lt;/em&gt; de savoir-faire et d'IPs en ce domaine (vous pouvez &lt;a href=&#034;https://www.alse-fr.com/-Video-IP-s-.html&#034; class=&#034;spip_out&#034; rel=&#034;external&#034;&gt;Consulter notre site&lt;/a&gt; en Anglais). En 2017, nos solutions innovantes &#233;taient pr&#233;sentes &#224; ISE 2017 (Amsterdam) sur les stands IntoPix et Intel.&lt;/p&gt;
&lt;p&gt;Mais nous pouvons aussi vous aider &#224; acqu&#233;rir les connaissances n&#233;cessaires &#224; votre projet !&lt;/p&gt;
&lt;h2 class=&#034;spip&#034;&gt;Formation : Vid&#233;o Num&#233;rique sur FPGA&lt;/h2&gt;
&lt;p&gt;Nous avions d&#233;velopp&#233; cette &lt;a href='https://www.alse.fr/sites/alse.fr/IMG/pdf/alse_videotraining_fr.pdf' class=&#034;spip_in&#034; title=&#034;formation &#8211; PDF (1.6 Mio)&#034; type='application/pdf'&gt;formation&lt;/a&gt; compl&#232;te de deux jours.&lt;/p&gt;
&lt;p&gt;Malheureusement, nous l'avons supprim&#233;e de notre catalogue en 2020 car elle n'est pas r&#233;alisable &#224; distance.&lt;/p&gt;
&lt;p&gt;Nous r&#233;fl&#233;chissons donc &#224; la remplacer par une formation &#224; distance, &#224; condition d'en avoir une demande suffisante. Il est donc important de nous faire savoir si cette formation vous int&#233;resse.&lt;/p&gt;
&lt;p&gt;Nous organisons aussi sur demande des formations sp&#233;cifiques sur site, construites en fonction des besoins sp&#233;cifiques de chaque client (et qui peuvent recouvrir des sujets &lt;em class=&#034;spip&#034;&gt;autres&lt;/em&gt; que la vid&#233;o).&lt;/p&gt;&lt;/div&gt;
		&lt;div class='rss_ps'&gt;&lt;h2 class=&#034;spip&#034;&gt;Un projet &lt;abbr title=&#034;Field Programmable Gate Array. Composants &#233;lectroniques standard que l'utilisateur &#171; personnalise &#187; en utilisant des langages HDL pour impl&#233;menter des fonctions logiques sp&#233;cifiques de son choix. Un fichier de programmation permet (souvent &#224; la mise sous tension) au composant de se configurer et d'avoir le fonctionnement voulu par le concepteur.&#034;&gt;FPGA&lt;/abbr&gt; en vue qui int&#232;gre de la vid&#233;o ?&lt;/h2&gt;
&lt;p&gt;C'est le moment de nous &lt;a href='https://www.alse.fr/Contact.html' class=&#034;spip_in&#034;&gt;Contacter&lt;/a&gt; en cochant l'option &#171; Video &#187;&#8230;&lt;/p&gt;&lt;/div&gt;
		</content:encoded>


		
		<enclosure url="https://www.alse.fr/sites/alse.fr/IMG/pdf/alse_videotraining_fr.pdf" length="1688967" type="application/pdf" />
		

	</item>
<item xml:lang="fr">
		<title>SystemVerilog for Design &amp; Verification</title>
		<link>https://www.alse.fr/SystemVerilog-for-Design.html</link>
		<guid isPermaLink="true">https://www.alse.fr/SystemVerilog-for-Design.html</guid>
		<dc:date>2016-09-17T13:11:26Z</dc:date>
		<dc:format>text/html</dc:format>
		<dc:language>fr</dc:language>
		
		<enclosure url="https://www.alse.fr/sites/alse.fr/IMG/logo/sv_1920.jpg" length="531826" type="image/jpeg" />



		<description>&lt;p&gt;&lt;em class=&#034;spip&#034;&gt;&lt;abbr title=&#034;SystemVerilog (IEEE std 1800) est le premier HDVL (Hardware Description &amp;#38; Verification Language). Il est appel&#233; &#224; remplacer aussi bien le Verilog (qu'il a absorb&#233;) que le VHDL &#224; qui il manque d&#233;sormais trop de choses dans le domaine de la V&#233;rification. C'est donc le Langage des 20 prochaines ann&#233;es et il est incontournable pour les projets complexes (m&#234;me FPGA), pour les ASICs et pour les SOCs. SystemVerilog est le langage sur lequel est fond&#233;e la M&#233;thodologie UVM.&#034;&gt;SystemVerilog&lt;/abbr&gt; for Design &amp; Verification&lt;/em&gt; est une Formation dense qui permet aux utilisateurs de &lt;abbr title=&#034;Le premier Langage de Description Mat&#233;rielle (au m&#234;me titre que le VHDL qui l'a suivi quelques ann&#233;es apr&#232;s). Normalis&#233; IEEE 1364.&#034;&gt;Verilog&lt;/abbr&gt; d'acqu&#233;rir les bases solides pour utiliser SystemVerilog avec profit dans le contexte d'une utilisation de Conception (RTL) et de V&#233;rification (hors m&#233;thodologie).&lt;br class='manualbr' /&gt;Pour les utilisateurs de &lt;abbr title=&#034;VHDL = VHSIC Hardware Description Language. Ce Langage de Description Mat&#233;rielle (normalis&#233; IEEE 1076) issu du programme du d&#233;partement am&#233;ricain de la d&#233;fense &#171; VHSIC &#187; (1980), &#233;tait destin&#233; au d&#233;part &#224; d&#233;crire sans ambigu&#239;t&#233; le comportement de ces circuits rapides. Aujourd'hui, il c&#232;de graduellement le pas au SystemVerilog mais il reste encore aujourd'hui utilis&#233; (surtout dans la conception FPGA).&#034;&gt;VHDL&lt;/abbr&gt;, il suffit de suivre &#233;galement la journ&#233;e Verilog qui pr&#233;c&#232;de.&lt;br class='manualbr' /&gt;Pour un usage de &lt;em class=&#034;spip&#034;&gt;V&#233;rification&lt;/em&gt; de haut niveau, deux autres formations peuvent suivre : les &lt;a href='https://www.alse.fr/Verification-a-l-aide-des-Classes-SystemVerilog.html' class=&#034;spip_in&#034;&gt;Classes de V&#233;rification SystemVerilog&lt;/a&gt; et la &lt;a href='https://www.alse.fr/Enhanced-UVM-Adopter-Class.html' class=&#034;spip_in&#034;&gt;M&#233;thodologie UVM&lt;/a&gt;.&lt;/p&gt;

-
&lt;a href="https://www.alse.fr/-SystemVerilog-.html" rel="directory"&gt;SystemVerilog&lt;/a&gt;


		</description>


 <content:encoded>&lt;img src='https://www.alse.fr/sites/alse.fr/local/cache-vignettes/L150xH50/sv_1920-57e60.jpg?1782767540' class='spip_logo spip_logo_right' width='150' height='50' alt=&#034;&#034; /&gt;
		&lt;div class='rss_texte'&gt;&lt;h2 class=&#034;spip&#034;&gt;Pr&#233;sentation&lt;/h2&gt;
&lt;p&gt;&lt;abbr title=&#034;SystemVerilog (IEEE std 1800) est le premier HDVL (Hardware Description &amp;#38; Verification Language). Il est appel&#233; &#224; remplacer aussi bien le Verilog (qu'il a absorb&#233;) que le VHDL &#224; qui il manque d&#233;sormais trop de choses dans le domaine de la V&#233;rification. C'est donc le Langage des 20 prochaines ann&#233;es et il est incontournable pour les projets complexes (m&#234;me FPGA), pour les ASICs et pour les SOCs. SystemVerilog est le langage sur lequel est fond&#233;e la M&#233;thodologie UVM.&#034;&gt;SystemVerilog&lt;/abbr&gt; (IEEE 1800&#8482;) est un &#171; super-langage &#187; d&#233;riv&#233; du langage de description mat&#233;riel &lt;abbr title=&#034;Le premier Langage de Description Mat&#233;rielle (au m&#234;me titre que le VHDL qui l'a suivi quelques ann&#233;es apr&#232;s). Normalis&#233; IEEE 1364.&#034;&gt;Verilog&lt;/abbr&gt; qu'il &#233;tend sur de nombreux aspects pour en faire le langage universel du pr&#233;sent et du futur, aussi bien pour la conception que pour la v&#233;rification des circuits et syst&#232;mes num&#233;riques. Pour la conception (synth&#232;se, RTL), les am&#233;liorations sont cons&#233;quentes. Mais c'est surtout dans les domaines de l'Architecture, la Mod&#233;lisation et la V&#233;rification de syst&#232;mes complexes que ce langage montre toute sa puissance (Types de donn&#233;es, Objectisation et Classes, Assertions SVA, Cover-driven Constrained Random generation, etc).&lt;/p&gt;
&lt;p&gt;&lt;strong&gt;SystemVerilog for Design &amp; Verification&lt;/strong&gt; est une Formation dense qui permet aux utilisateurs de Verilog d'acqu&#233;rir les bases solides pour utiliser SystemVerilog avec profit dans le contexte d'une utilisation de conception (RTL) et de v&#233;rification (hors m&#233;thodologie).&lt;/p&gt;
&lt;p&gt;Elle est &lt;strong&gt;pratiquement suffisante&lt;/strong&gt; pour les Ing&#233;nieurs de Conception : codage RTL et v&#233;rification par bancs de tests sophistiqu&#233;s, assertions, random contraint et couverture fonctionnelle.&lt;/p&gt;
&lt;p&gt;Et elle fournit les bases indispensables aux ing&#233;nieurs de V&#233;rification et Mod&#233;lisation qui souhaitent aborder ensuite les compl&#233;ments (Classes et M&#233;thodologies de V&#233;rification).
Pour cet usage de &lt;em class=&#034;spip&#034;&gt;V&#233;rification &lt;abbr title=&#034;Universal Verification Methodology. C'est la convergence d&#233;finitive et Universelle de nombreuses M&#233;thodologies de V&#233;rifications propri&#233;taires qui l'ont pr&#233;c&#233;d&#233;e (eRM, URM, AVM, OVM, RVM, et VMM), et la seule appel&#233;e &#224; perdurer. Elle est construite sur la partie &#171; Objet &#187; (Classes) du SystemVerilog. UVM est complexe et difficile &#224; apprendre et ma&#238;triser.&#034;&gt;UVM&lt;/abbr&gt;&lt;/em&gt; de haut niveau, deux autres formations lui font suite :&lt;/p&gt;
&lt;ul class=&#034;spip&#034; role=&#034;list&#034;&gt;&lt;li&gt; Les &lt;a href='https://www.alse.fr/Verification-a-l-aide-des-Classes-SystemVerilog.html' class=&#034;spip_in&#034;&gt;Classes de V&#233;rification SystemVerilog&lt;/a&gt;&lt;/li&gt;&lt;li&gt; La &lt;a href='https://www.alse.fr/Enhanced-UVM-Adopter-Class.html' class=&#034;spip_in&#034;&gt;M&#233;thodologie UVM&lt;/a&gt;.&lt;/li&gt;&lt;/ul&gt;
&lt;p&gt;Les participants peuvent utiliser au choix diff&#233;rents outils de Conception, Synth&#232;se et Simulation (&lt;abbr title=&#034;Field Programmable Gate Array. Composants &#233;lectroniques standard que l'utilisateur &#171; personnalise &#187; en utilisant des langages HDL pour impl&#233;menter des fonctions logiques sp&#233;cifiques de son choix. Un fichier de programmation permet (souvent &#224; la mise sous tension) au composant de se configurer et d'avoir le fonctionnement voulu par le concepteur.&#034;&gt;FPGA&lt;/abbr&gt; ou ASIC) durant les exercices pratiques qui occupent environ 50 % du temps de la formation. Ces exercices progressifs, complets et soigneusement choisis, facilitent et renforcent l'acquisition des connaissances.&lt;/p&gt;
&lt;p&gt;Les Instructeurs ALSE sont aussi et surtout des Experts en Conception qui utilisent &#224; journ&#233;e enti&#232;re les langages qu'ils enseignent pour concevoir et v&#233;rifier des syst&#232;mes complexes. _Ils savent partager leur savoir-faire avec passion et sont particuli&#232;rement appr&#233;ci&#233;s des participants.&lt;/p&gt;
&lt;h2 class=&#034;spip&#034;&gt;Objectifs p&#233;dagogiques&lt;/h2&gt;&lt;ul class=&#034;spip&#034; role=&#034;list&#034;&gt;&lt;li&gt; Comprendre les &#233;volutions et les besoins qui ont conduit au Langage SystemVerilog.&lt;/li&gt;&lt;li&gt; Apprendre et ma&#238;triser l'ensemble du langage SystemVerilog hormis la partie objet (classes) qui fait l'objet d'un &lt;a href='https://www.alse.fr/Verification-a-l-aide-des-Classes-SystemVerilog.html' class=&#034;spip_in&#034;&gt;training compl&#233;mentaire&lt;/a&gt; .&lt;/li&gt;&lt;li&gt; Savoir utiliser efficacement le langage pour la conception RTL et pour la V&#233;rification.&lt;/li&gt;&lt;li&gt; Ma&#238;triser les Assertions SystemVerilog (SVA)&lt;/li&gt;&lt;li&gt; &#201;voluer des techniques de tests unitaires vers des m&#233;thodes plus sophistiqu&#233;es&lt;/li&gt;&lt;li&gt; Comprendre et Ma&#238;triser la G&#233;n&#233;ration Al&#233;atoire Contrainte (&lt;em class=&#034;spip&#034;&gt;Constrained Random&lt;/em&gt;)&lt;/li&gt;&lt;li&gt; Savoir mettre en &#339;uvre la Couverture Fonctionnelle (&lt;em class=&#034;spip&#034;&gt;Functional Coverage&lt;/em&gt;).&lt;/li&gt;&lt;li&gt; Savoir comment b&#233;n&#233;ficier de la simulation dirig&#233;e par la couverture (&lt;em class=&#034;spip&#034;&gt;Cover-Driven&lt;/em&gt;).
Les responsables de groupes pourront pr&#233;parer efficacement les transitions m&#233;thodologiques.&lt;/li&gt;&lt;/ul&gt;&lt;h2 class=&#034;spip&#034;&gt;Qu'apprendrez-vous ?&lt;/h2&gt;
&lt;p&gt;Le cours est structur&#233; en diff&#233;rentes sections :&lt;/p&gt;
&lt;ul class=&#034;spip&#034; role=&#034;list&#034;&gt;&lt;li&gt; Fundamentals of SystemVerilog for Design apprend &#224; utiliser SystemVerilog pour la conception RTL (synth&#232;se), et aborde l'utilisation du langage pour la v&#233;rification.&lt;/li&gt;&lt;li&gt; SystemVerilog Assertions enseigne la partie du langage qui est d&#233;di&#233;e aux diff&#233;rents Layers des Assertions, et permet d'en tirer avantage pour construire des mod&#232;les et des r&#232;gles de v&#233;rification.&lt;/li&gt;&lt;li&gt; Module-based SystemVerilog Verification montre comment utiliser SystemVerilog pour adresser les challenges de la v&#233;rification des designs actuels dont la complexit&#233; exige des bancs de test et des mod&#232;les sophistiqu&#233;s. Les types de donn&#233;es avanc&#233;s, la g&#233;n&#233;ration al&#233;atoire contrainte, la couverture fonctionnelle et la direction par couverture sont les &#233;l&#233;ments-cl&#233;s de cette m&#233;thodologie.&lt;/li&gt;&lt;/ul&gt;&lt;h2 class=&#034;spip&#034;&gt;Connaissances requises&lt;/h2&gt;
&lt;p&gt;Une connaissance pr&#233;alable &lt;strong&gt;s&#233;rieuse&lt;/strong&gt; du langage &lt;strong&gt;Verilog&lt;/strong&gt; est &lt;strong&gt;indispensable&lt;/strong&gt;.&lt;br class='manualbr' /&gt;Elle peut s'obtenir par la formation (&lt;a href='https://www.alse.fr/Fast-Track-Verilog-pour-utilisateurs-VHDL.html' class=&#034;spip_in&#034;&gt;Verilog Primer&lt;/a&gt; -for &lt;abbr title=&#034;VHDL = VHSIC Hardware Description Language. Ce Langage de Description Mat&#233;rielle (normalis&#233; IEEE 1076) issu du programme du d&#233;partement am&#233;ricain de la d&#233;fense &#171; VHSIC &#187; (1980), &#233;tait destin&#233; au d&#233;part &#224; d&#233;crire sans ambigu&#239;t&#233; le comportement de ces circuits rapides. Aujourd'hui, il c&#232;de graduellement le pas au SystemVerilog mais il reste encore aujourd'hui utilis&#233; (surtout dans la conception FPGA).&#034;&gt;VHDL&lt;/abbr&gt; users-) (un jour) qui pr&#233;c&#232;de cette session.&lt;/p&gt;
&lt;h2 class=&#034;spip&#034;&gt;Support de cours&lt;/h2&gt;
&lt;p&gt;Les manuels de formation Doulos sont r&#233;put&#233;s pour &#234;tre les plus d&#233;taill&#233;s et les plus facile d'utilisation. Leur style, leur contenu et leur exhaustivit&#233; sont uniques dans le monde de la formation. Ils sont souvent utilis&#233;s comme r&#233;f&#233;rence apr&#232;s avoir suivi les cours de formation.&lt;/p&gt;
&lt;p&gt;Sont compris dans la formation :&lt;/p&gt;
&lt;ul class=&#034;spip&#034; role=&#034;list&#034;&gt;&lt;li&gt; Le Classeur de cours, index&#233; qui constitue un Manuel de R&#233;f&#233;rence complet.&lt;/li&gt;&lt;li&gt; Le Manuel de Reference IEEE (LRM) en pdf&lt;/li&gt;&lt;li&gt; Le Cahier des Exercices pratiques pour mettre en &#339;uvre les connaissances, avec les fichiers source, les scripts et les solutions&lt;/li&gt;&lt;li&gt; Le &lt;em class=&#034;spip&#034;&gt;Golden Reference Guide&lt;/em&gt;, m&#233;mento de r&#233;f&#233;rence sur le Langage, la syntaxe, la s&#233;mantique et les astuces.&lt;/li&gt;&lt;/ul&gt;&lt;/div&gt;
		
		</content:encoded>


		
		<enclosure url="https://www.alse.fr/sites/alse.fr/IMG/pdf/sv_design_fr.pdf" length="390121" type="application/pdf" />
		

	</item>
<item xml:lang="fr">
		<title>Verilog Primer (pour utilisateurs VHDL)</title>
		<link>https://www.alse.fr/Fast-Track-Verilog-pour-utilisateurs-VHDL.html</link>
		<guid isPermaLink="true">https://www.alse.fr/Fast-Track-Verilog-pour-utilisateurs-VHDL.html</guid>
		<dc:date>2016-09-17T12:05:13Z</dc:date>
		<dc:format>text/html</dc:format>
		<dc:language>fr</dc:language>
		
		<enclosure url="https://www.alse.fr/sites/alse.fr/IMG/logo/keeplearning_1920-2.jpg" length="416479" type="image/jpeg" />



		<description>&lt;p&gt;&#171; &lt;abbr title=&#034;Le premier Langage de Description Mat&#233;rielle (au m&#234;me titre que le VHDL qui l'a suivi quelques ann&#233;es apr&#232;s). Normalis&#233; IEEE 1364.&#034;&gt;Verilog&lt;/abbr&gt; Primer (pour utilisateurs &lt;abbr title=&#034;VHDL = VHSIC Hardware Description Language. Ce Langage de Description Mat&#233;rielle (normalis&#233; IEEE 1076) issu du programme du d&#233;partement am&#233;ricain de la d&#233;fense &#171; VHSIC &#187; (1980), &#233;tait destin&#233; au d&#233;part &#224; d&#233;crire sans ambigu&#239;t&#233; le comportement de ces circuits rapides. Aujourd'hui, il c&#232;de graduellement le pas au SystemVerilog mais il reste encore aujourd'hui utilis&#233; (surtout dans la conception FPGA).&#034;&gt;VHDL&lt;/abbr&gt;) &#187; est un cours de conversion intensif concentr&#233; en une seule journ&#233;e (pour le cours public) qui enseigne l'utilisation du langage de programmation Verilog pour mener &#224; bien les projets de conception &lt;abbr title=&#034;Field Programmable Gate Array. Composants &#233;lectroniques standard que l'utilisateur &#171; personnalise &#187; en utilisant des langages HDL pour impl&#233;menter des fonctions logiques sp&#233;cifiques de son choix. Un fichier de programmation permet (souvent &#224; la mise sous tension) au composant de se configurer et d'avoir le fonctionnement voulu par le concepteur.&#034;&gt;FPGA&lt;/abbr&gt; et ASIC. Il pr&#233;pare l'acc&#232;s au langage &lt;abbr title=&#034;SystemVerilog (IEEE std 1800) est le premier HDVL (Hardware Description &amp;#38; Verification Language). Il est appel&#233; &#224; remplacer aussi bien le Verilog (qu'il a absorb&#233;) que le VHDL &#224; qui il manque d&#233;sormais trop de choses dans le domaine de la V&#233;rification. C'est donc le Langage des 20 prochaines ann&#233;es et il est incontournable pour les projets complexes (m&#234;me FPGA), pour les ASICs et pour les SOCs. SystemVerilog est le langage sur lequel est fond&#233;e la M&#233;thodologie UVM.&#034;&gt;SystemVerilog&lt;/abbr&gt;.&lt;/p&gt;

-
&lt;a href="https://www.alse.fr/-Verilog-.html" rel="directory"&gt;Verilog&lt;/a&gt;


		</description>


 <content:encoded>&lt;img src='https://www.alse.fr/sites/alse.fr/local/cache-vignettes/L150xH84/keeplearning_1920-2-8c99e.jpg?1782767562' class='spip_logo spip_logo_right' width='150' height='84' alt=&#034;&#034; /&gt;
		&lt;div class='rss_texte'&gt;&lt;h2 class=&#034;spip&#034;&gt;Pr&#233;sentation&lt;/h2&gt;
&lt;p&gt;&#034;&lt;strong&gt;&lt;abbr title=&#034;Le premier Langage de Description Mat&#233;rielle (au m&#234;me titre que le VHDL qui l'a suivi quelques ann&#233;es apr&#232;s). Normalis&#233; IEEE 1364.&#034;&gt;Verilog&lt;/abbr&gt; Primer (pour utilisateurs &lt;abbr title=&#034;VHDL = VHSIC Hardware Description Language. Ce Langage de Description Mat&#233;rielle (normalis&#233; IEEE 1076) issu du programme du d&#233;partement am&#233;ricain de la d&#233;fense &#171; VHSIC &#187; (1980), &#233;tait destin&#233; au d&#233;part &#224; d&#233;crire sans ambigu&#239;t&#233; le comportement de ces circuits rapides. Aujourd'hui, il c&#232;de graduellement le pas au SystemVerilog mais il reste encore aujourd'hui utilis&#233; (surtout dans la conception FPGA).&#034;&gt;VHDL&lt;/abbr&gt;)&lt;/strong&gt;&#034; est un cours de &lt;em class=&#034;spip&#034;&gt;conversion&lt;/em&gt; intensif concentr&#233; en une seule journ&#233;e qui enseigne l'utilisation du langage de description mat&#233;rielle (&lt;abbr title=&#034;Hardware Description Language. Langage de Description Mat&#233;rielle : qui permet de mod&#233;liser et de concevoir des circuits logiques en d&#233;crivant leur comportement. Les principaux HDL utilis&#233;s &#224; ce jour sont : VHDL, Verilog, et SystemVerilog.&#034;&gt;HDL&lt;/abbr&gt;) Verilog pour les projets de &lt;abbr title=&#034;Field Programmable Gate Array. Composants &#233;lectroniques standard que l'utilisateur &#171; personnalise &#187; en utilisant des langages HDL pour impl&#233;menter des fonctions logiques sp&#233;cifiques de son choix. Un fichier de programmation permet (souvent &#224; la mise sous tension) au composant de se configurer et d'avoir le fonctionnement voulu par le concepteur.&#034;&gt;FPGA&lt;/abbr&gt; et ASIC.&lt;/p&gt;
&lt;p&gt;Ce cours est destin&#233; aux personnes qui ont d&#233;j&#224; suivi le cours Comprehensive VHDL ou qui ont d&#233;j&#224; une bonne exp&#233;rience de conception avec le langage VHDL.
En mettant en &#233;vidence les similarit&#233;s et les diff&#233;rences entre les langages VHDL et Verilog et les flots de conception associ&#233;s, l'apprentissage du langage Verilog est rapide et permet de concentrer en une seule journ&#233;e (intense !) une formation dont la dur&#233;e normale est de deux jours.&lt;/p&gt;
&lt;p&gt;A noter : la ma&#238;trise du langage Verilog est un pr&#233;-requis &lt;strong&gt;indispensable&lt;/strong&gt; avant d'aborder les formations &lt;a href='https://www.alse.fr/SystemVerilog-for-Design.html' class=&#034;spip_in&#034;&gt;SystemVerilog&lt;/a&gt;.&lt;/p&gt;
&lt;p&gt;Malgr&#233; sa courte dur&#233;e, ce cours procure une excellente ma&#238;trise du langage Verilog, il permet de comprendre, modifier, am&#233;liorer et v&#233;rifier tout code existant, et il permet d'utiliser Verilog pour toutes les t&#226;ches de Conception et de V&#233;rifications assur&#233;es par le VHDL.&lt;/p&gt;
&lt;p&gt;Les participants peuvent utiliser les outils de conception de leur choix durant les applications pratiques qui occupent environ 50 % du temps de la formation. Il est &#233;galement possible &#224; distance d'utiliser Doulos EDA Playground. Ces exercices soigneusement pr&#233;par&#233;s sont fondamentaux pour l'acquisition des connaissances.&lt;/p&gt;
&lt;h2 class=&#034;spip&#034;&gt;&#192; qui est destin&#233;e cette formation ?&lt;/h2&gt;&lt;ul class=&#034;spip&#034; role=&#034;list&#034;&gt;&lt;li&gt; Aux ing&#233;nieurs &lt;strong&gt;ayant d&#233;j&#224; une pratique du langage VHDL&lt;/strong&gt; et qui souhaitent ma&#238;triser le langage Verilog.&lt;/li&gt;&lt;li&gt; Aux ing&#233;nieurs d&#233;sireux d'&#233;voluer ensuite vers le &lt;strong&gt;&lt;abbr title=&#034;SystemVerilog (IEEE std 1800) est le premier HDVL (Hardware Description &amp;#38; Verification Language). Il est appel&#233; &#224; remplacer aussi bien le Verilog (qu'il a absorb&#233;) que le VHDL &#224; qui il manque d&#233;sormais trop de choses dans le domaine de la V&#233;rification. C'est donc le Langage des 20 prochaines ann&#233;es et il est incontournable pour les projets complexes (m&#234;me FPGA), pour les ASICs et pour les SOCs. SystemVerilog est le langage sur lequel est fond&#233;e la M&#233;thodologie UVM.&#034;&gt;SystemVerilog&lt;/abbr&gt;&lt;/strong&gt;.&lt;/li&gt;&lt;/ul&gt;&lt;h2 class=&#034;spip&#034;&gt;Connaissances requises&lt;/h2&gt;
&lt;p&gt;Les participants doivent avoir des bonnes comp&#233;tences en conception digitale et en langage VHDL.&lt;/p&gt;
&lt;h2 class=&#034;spip&#034;&gt;Qu'apprendrez-vous ?&lt;/h2&gt;&lt;ul class=&#034;spip&#034; role=&#034;list&#034;&gt;&lt;li&gt; Les diff&#233;rences et similarit&#233;s entre VHDL et Verilog.&lt;/li&gt;&lt;li&gt; Les particularit&#233;s et les concepts propres au Verilog.&lt;/li&gt;&lt;li&gt; Comment utiliser le langage Verilog efficacement pour la conception RTL et la synth&#232;se logique.&lt;/li&gt;&lt;li&gt; Comment concevoir des bancs tests efficaces en Verilog pour v&#233;rifier les designs.&lt;/li&gt;&lt;li&gt; Comment &#233;viter les pi&#232;ges nombreux et classiques du Verilog.&lt;/li&gt;&lt;li&gt; Un style de codage efficace et s&#251;r.&lt;/li&gt;&lt;/ul&gt;&lt;h2 class=&#034;spip&#034;&gt;Les Supports de cours&lt;/h2&gt;
&lt;p&gt;Les manuels de formation Doulos sont r&#233;put&#233;s pour &#234;tre les plus d&#233;taill&#233;s et les plus faciles d'utilisation. Leur style, leur contenu et leur exhaustivit&#233; sont uniques dans le monde de la formation. Ils sont souvent utilis&#233;s comme r&#233;f&#233;rence apr&#232;s avoir suivi les cours de formation. Sont compris dans la formation :&lt;/p&gt;
&lt;ul class=&#034;spip&#034; role=&#034;list&#034;&gt;&lt;li&gt; Le Classeur de cours, index&#233;, qui constitue un Manuel de R&#233;f&#233;rence complet.&lt;/li&gt;&lt;li&gt; Le Cahier des Exercices pratiques, pour mettre en &#339;uvre les connaissances, avec les fichiers source, les scripts et les solutions&lt;/li&gt;&lt;li&gt; Le Doulos &#171; Golden Reference Guide &#187;, m&#233;mento complet sur le Langage, la syntaxe, la s&#233;mantique et les astuces.&lt;/li&gt;&lt;/ul&gt;&lt;h2 class=&#034;spip&#034;&gt;Maintenant disponible &#224; distance !&lt;/h2&gt;
&lt;p&gt;Cette formation est depuis plusieurs ann&#233;es disponible en t&#233;l&#233;-enseignement (&#224; distance).&lt;/p&gt;&lt;/div&gt;
		&lt;div class='rss_ps'&gt;&lt;p&gt;&lt;a href='https://www.alse.fr/Se-Pre-inscrire.html' class=&#034;spip_in&#034;&gt;Contactez sans attendre ALSE&lt;/a&gt; si ce training vous int&#233;resse !&lt;/p&gt;&lt;/div&gt;
		</content:encoded>


		
		<enclosure url="https://www.alse.fr/sites/alse.fr/IMG/pdf/ftv_fr.pdf" length="301496" type="application/pdf" />
		

	</item>
<item xml:lang="fr">
		<title>Expert VHDL</title>
		<link>https://www.alse.fr/Expert-VHDL.html</link>
		<guid isPermaLink="true">https://www.alse.fr/Expert-VHDL.html</guid>
		<dc:date>2016-09-17T11:47:04Z</dc:date>
		<dc:format>text/html</dc:format>
		<dc:language>fr</dc:language>
		
		



		<description>&lt;p&gt;&#171; Expert &lt;abbr title=&#034;VHDL = VHSIC Hardware Description Language. Ce Langage de Description Mat&#233;rielle (normalis&#233; IEEE 1076) issu du programme du d&#233;partement am&#233;ricain de la d&#233;fense &#171; VHSIC &#187; (1980), &#233;tait destin&#233; au d&#233;part &#224; d&#233;crire sans ambigu&#239;t&#233; le comportement de ces circuits rapides. Aujourd'hui, il c&#232;de graduellement le pas au SystemVerilog mais il reste encore aujourd'hui utilis&#233; (surtout dans la conception FPGA).&#034;&gt;VHDL&lt;/abbr&gt; &#187; est une formation avanc&#233;e sur le langage VHDL et son utilisation pour Concevoir et V&#233;rifier des syst&#232;me complexes.&lt;/p&gt;

-
&lt;a href="https://www.alse.fr/-VHDL-.html" rel="directory"&gt;VHDL&lt;/a&gt;


		</description>


 <content:encoded>&lt;div class='rss_texte'&gt;&lt;h2 class=&#034;spip&#034;&gt;Pr&#233;sentation&lt;/h2&gt;
&lt;p&gt;La formation modulaire de 5 jours &#034;&lt;strong&gt;Expert &lt;abbr title=&#034;VHDL = VHSIC Hardware Description Language. Ce Langage de Description Mat&#233;rielle (normalis&#233; IEEE 1076) issu du programme du d&#233;partement am&#233;ricain de la d&#233;fense &#171; VHSIC &#187; (1980), &#233;tait destin&#233; au d&#233;part &#224; d&#233;crire sans ambigu&#239;t&#233; le comportement de ces circuits rapides. Aujourd'hui, il c&#232;de graduellement le pas au SystemVerilog mais il reste encore aujourd'hui utilis&#233; (surtout dans la conception FPGA).&#034;&gt;VHDL&lt;/abbr&gt;&lt;/strong&gt;&#034; est destin&#233;e aux ing&#233;nieurs utilisant &lt;em class=&#034;spip&#034;&gt;d&#233;j&#224; &lt;/em&gt; ce langage et qui souhaitent en tirer un meilleur parti gr&#226;ce aux fonctionnalit&#233;s avanc&#233;es du langage (dont VHDL 2008) et aux r&#233;centes additions que sont les librairies alternatives &lt;strong&gt;OSVVM &lt;/strong&gt; et &lt;strong&gt;UVVM&lt;/strong&gt;. Ce training permet d'am&#233;liorer la productivit&#233; mais aussi la qualit&#233; et la fiabilit&#233; des projets. &lt;br class='manualbr' /&gt;Il comprend deux modules distincts :&lt;/p&gt;
&lt;ul class=&#034;spip&#034; role=&#034;list&#034;&gt;&lt;li&gt; &lt;strong&gt;Expert VHDL Design&lt;/strong&gt; (2 jours) pour approfondir l'utilisation avanc&#233;e du langage VHDL pour la conception (code RTL) et am&#233;liorer la fiabilit&#233; et la r&#233;utilisation. Une partie V&#233;rification Unitaire est incluse, qui comprend m&#234;me une introduction aux m&#233;thodes de v&#233;rification par assertions (&lt;abbr title=&#034;Assertion-Based Verification. _ M&#233;thodologie qui s'appuie sur les Assertions (et les Propri&#233;t&#233;s) pour am&#233;liorer et faciliter la V&#233;rification.&#034;&gt;ABV&lt;/abbr&gt;).&lt;/li&gt;&lt;li&gt; &lt;strong&gt;Expert VHDL Verification&lt;/strong&gt; (3 jours) est ax&#233; sur l'ensemble de la M&#233;thodologie de V&#233;rification qui peut &#234;tre mise en &#339;uvre avec VHDL : d&#233;veloppement de bancs de test sophistiqu&#233;s, mod&#233;lisation comportementale, et toutes les techniques de v&#233;rification fonctionnelle. Cette partie comprend d&#233;sormais une introduction &#224; &lt;strong&gt;OSVVM &lt;/strong&gt; et &#224; &lt;strong&gt;UVVM&lt;/strong&gt;.&lt;/li&gt;&lt;/ul&gt;
&lt;p&gt;Il est &lt;em class=&#034;spip&#034;&gt;tr&#232;s fortement recommand&#233;&lt;/em&gt; de suive ces deux modules Expert &#034;Conception&#034; + &#034;V&#233;rification&#034; ensemble. En effet, on ne peut pas suivre la partie &#034;V&#233;rification&#034; seule, car la partie &#034;Conception&#034; contient notamment une introduction aux Assertions qui est essentielle aussi pour la V&#233;rification !&lt;/p&gt;
&lt;p&gt;Important : il y a des pr&#233;-requis pour participer &#224; cette formation avanc&#233;e : avoir suivi le cours fondamental &#8220;Comprehensive VHDL&#8221; (ou d'avoir assimil&#233; toutes ces comp&#233;tences par un autre biais) et acquis d&#233;j&#224; de l'exp&#233;rience.
En cas de doute, n'h&#233;sitez pas &#224; consulter nos ing&#233;nieurs pour d&#233;terminer si vous avez bien les acquis pr&#233;alables n&#233;cessaires.&lt;/p&gt;
&lt;p&gt;Les &lt;strong&gt;Exercices Pratiques&lt;/strong&gt;, &#233;l&#233;ments cl&#233;s du succ&#232;s de ces formations, sont indispensables pour un r&#233;el apprentissage. Ils repr&#233;sentent environ 50% de l'enseignement.&lt;/p&gt;
&lt;p&gt;Les &lt;strong&gt;Instructeurs ALSE&lt;/strong&gt; sont aussi et surtout des &lt;strong&gt;Experts&lt;/strong&gt; en Conception et en V&#233;rification qui utilisent &#224; journ&#233;e enti&#232;re les Langages et les M&#233;thodologies qu'ils enseignent, pour d&#233;velopper des syst&#232;mes complexes et performants. Ils savent partager leur savoir-faire avec passion et sont particuli&#232;rement appr&#233;ci&#233;s des participants.&lt;/p&gt;
&lt;h2 class=&#034;spip&#034;&gt;Objectifs p&#233;dagogiques&lt;/h2&gt;
&lt;p&gt;Approfondissement des connaissances du langage VHDL pour une utilisation en Conception avanc&#233;e et en V&#233;rification de haut niveau.&lt;/p&gt;
&lt;h2 class=&#034;spip&#034;&gt;Contenu de la formation&lt;/h2&gt;
&lt;p&gt;Reportez-vous au descriptif d&#233;taill&#233; disponible ci-dessous.&lt;/p&gt;
&lt;h2 class=&#034;spip&#034;&gt;Connaissances requises&lt;/h2&gt;
&lt;p&gt;Pour tirer le meilleur parti de ce cours, la participation pr&#233;alable au cours &lt;em class=&#034;spip&#034;&gt;Comprehensive VHDL&lt;/em&gt; (ou &#233;quivalent) est tr&#232;s fortement recommand&#233;e. Les participants au cours Expert VHDL Design doivent avoir ces connaissances ainsi qu'une exp&#233;rience pratique d'au moins six mois. &lt;br class='manualbr' /&gt;En cas de doute, consultez nos instructeurs pour v&#233;rifier l'&#233;tat de vos connaissances.&lt;/p&gt;
&lt;h2 class=&#034;spip&#034;&gt;Support de cours&lt;/h2&gt;
&lt;p&gt;Les manuels de formation Doulos sont r&#233;put&#233;s pour &#234;tre les plus d&#233;taill&#233;s et les plus faciles d'utilisation. Leur style, leur contenu et leur exhaustivit&#233; sont uniques dans le monde de la formation &lt;abbr title=&#034;Hardware Description Language. Langage de Description Mat&#233;rielle : qui permet de mod&#233;liser et de concevoir des circuits logiques en d&#233;crivant leur comportement. Les principaux HDL utilis&#233;s &#224; ce jour sont : VHDL, Verilog, et SystemVerilog.&#034;&gt;HDL&lt;/abbr&gt;. Ils sont souvent utilis&#233;s comme r&#233;f&#233;rence apr&#232;s avoir suivi les cours de formation. Sont compris dans la formation :&lt;/p&gt;
&lt;ul class=&#034;spip&#034; role=&#034;list&#034;&gt;&lt;li&gt; Le Manuel de cours, index&#233; constituant un Manuel de R&#233;f&#233;rence complet.&lt;/li&gt;&lt;li&gt; Le Cahier des Exercices Pratiques, rempli d'exemples concrets pour vous aider &#224; mettre en &#339;uvre vos connaissances.
A noter : le Doulos &#171; Golden Reference Guide VHDL &#187;, aide-m&#233;moire VHDL complet et pratique (syntaxe, s&#233;mantique et astuces) peut &#234;tre acquis s&#233;par&#233;ment (il est fourni avec la formation de base).&lt;/li&gt;&lt;/ul&gt;&lt;h2 class=&#034;spip&#034;&gt;Structure et contenu&lt;/h2&gt;
&lt;p&gt;Reportez-vous &#224; la description d&#233;taill&#233;e accessible ici.&lt;/p&gt;&lt;/div&gt;
		
		</content:encoded>


		
		<enclosure url="https://www.alse.fr/sites/alse.fr/IMG/pdf/_expvhdl_descr.pdf" length="136686" type="application/pdf" />
		

	</item>
<item xml:lang="fr">
		<title>Comprehensive VHDL</title>
		<link>https://www.alse.fr/Comprehensive-VHDL.html</link>
		<guid isPermaLink="true">https://www.alse.fr/Comprehensive-VHDL.html</guid>
		<dc:date>2016-09-17T11:23:09Z</dc:date>
		<dc:format>text/html</dc:format>
		<dc:language>fr</dc:language>
		
		



		<description>&lt;p&gt;&#171; Comprehensive &lt;abbr title=&#034;VHDL = VHSIC Hardware Description Language. Ce Langage de Description Mat&#233;rielle (normalis&#233; IEEE 1076) issu du programme du d&#233;partement am&#233;ricain de la d&#233;fense &#171; VHSIC &#187; (1980), &#233;tait destin&#233; au d&#233;part &#224; d&#233;crire sans ambigu&#239;t&#233; le comportement de ces circuits rapides. Aujourd'hui, il c&#232;de graduellement le pas au SystemVerilog mais il reste encore aujourd'hui utilis&#233; (surtout dans la conception FPGA).&#034;&gt;VHDL&lt;/abbr&gt; &#187; est une formation modulaire de 5 jours pour apprendre &#224; utiliser VHDL pour la conception et la v&#233;rification des FPGAs et ASICs.&lt;/p&gt;

-
&lt;a href="https://www.alse.fr/-VHDL-.html" rel="directory"&gt;VHDL&lt;/a&gt;


		</description>


 <content:encoded>&lt;div class='rss_texte'&gt;&lt;h2 class=&#034;spip&#034;&gt;Pr&#233;sentation&lt;/h2&gt;
&lt;p&gt;&#171; Comprehensive &lt;abbr title=&#034;VHDL = VHSIC Hardware Description Language. Ce Langage de Description Mat&#233;rielle (normalis&#233; IEEE 1076) issu du programme du d&#233;partement am&#233;ricain de la d&#233;fense &#171; VHSIC &#187; (1980), &#233;tait destin&#233; au d&#233;part &#224; d&#233;crire sans ambigu&#239;t&#233; le comportement de ces circuits rapides. Aujourd'hui, il c&#232;de graduellement le pas au SystemVerilog mais il reste encore aujourd'hui utilis&#233; (surtout dans la conception FPGA).&#034;&gt;VHDL&lt;/abbr&gt; &#187; est une formation de 5 jours pour apprendre &#224; utiliser VHDL pour la conception et la v&#233;rification des FPGAs et ASICs. Cette formation a &#233;t&#233; mise &#224; jour et restructur&#233;e pour refl&#233;ter les plus r&#233;centes m&#233;thodes de conception. Les participants peuvent suivre les modules individuels ou le cours complet de 5 jours.&lt;/p&gt;
&lt;ul class=&#034;spip&#034; role=&#034;list&#034;&gt;&lt;li&gt; &lt;strong&gt;VHDL pour &lt;abbr title=&#034;Field Programmable Gate Array. Composants &#233;lectroniques standard que l'utilisateur &#171; personnalise &#187; en utilisant des langages HDL pour impl&#233;menter des fonctions logiques sp&#233;cifiques de son choix. Un fichier de programmation permet (souvent &#224; la mise sous tension) au composant de se configurer et d'avoir le fonctionnement voulu par le concepteur.&#034;&gt;FPGA&lt;/abbr&gt;&lt;/strong&gt; (jours 1 &#224; 3) : &lt;br class='manualbr' /&gt;Les bases de la conception CPLD et FPGA avec le Langage VHDL. C'est aussi le passage oblig&#233; avant le module avanc&#233; qui suit. &lt;br class='manualbr' /&gt;Cette formation tr&#232;s concr&#232;te fournit une m&#233;thodologie, une structure pour les projets, des scripts, des exemples pratiques de modules et des fichiers de contraintes qui peuvent &#234;tre r&#233;-utilis&#233;s, adapt&#233;s et &#233;tendus pour les projets en grandeur.&lt;br class='manualbr' /&gt;&lt;/li&gt;&lt;li&gt; &lt;strong&gt;VHDL Avanc&#233;&lt;/strong&gt; (jours 4 et 5) :&lt;br class='manualbr' /&gt;S'appuie sur le module pr&#233;c&#233;dent pour pr&#233;parer le participant &#224; la conception de projets FPGA ou ASIC complexes. Il traite en particulier de l'utilisation des caract&#233;ristiques plus avanc&#233;es du VHDL pour les projets hi&#233;rarchiques, pour am&#233;liorer la r&#233;utilisation, et pour construire des bancs de test plus puissants afin de faciliter la v&#233;rification.&lt;/li&gt;&lt;/ul&gt;
&lt;p&gt;Les Instructeurs ALSE sont d'abord et surtout des Experts en Conception qui savent partager leur savoir-faire avec passion et sont particuli&#232;rement appr&#233;ci&#233;s des participants.&lt;/p&gt;
&lt;p&gt;Nos formations sont ind&#233;pendantes des vendeurs de FPGAs et d'Outils, et les participants peuvent donc utiliser diff&#233;rents outils et FPGAs durant les exercices pratiques.&lt;/p&gt;
&lt;p&gt;Ces exercices occupent environ 50 % du temps de la formation. Progressifs, efficaces et encadr&#233;s, ils sont des &#233;l&#233;ments cl&#233;s du succ&#232;s de ces formations et sont indispensables au processus d'apprentissage. Ils forment aussi la base d'exemples pratiques r&#233;-utilisables dans le projets r&#233;els.
Enfin, ils assurent &#233;galement un &lt;strong&gt;contr&#244;le continu&lt;/strong&gt; de l'acquisition des comp&#233;tences.&lt;/p&gt;
&lt;h2 class=&#034;spip&#034;&gt;Objectifs p&#233;dagogiques&lt;/h2&gt;&lt;ul class=&#034;spip&#034; role=&#034;list&#034;&gt;&lt;li&gt; Ma&#238;trise de la conception en VHDL de composants programmables ou ASICs.&lt;/li&gt;&lt;li&gt; Consolidation et approfondissement de la connaissance du langage VHDL.&lt;/li&gt;&lt;/ul&gt;&lt;h2 class=&#034;spip&#034;&gt;Contenu de la formation&lt;/h2&gt;&lt;h3 class=&#034;spip&#034;&gt;VHDL pour FPGA&lt;/h3&gt;&lt;ul class=&#034;spip&#034; role=&#034;list&#034;&gt;&lt;li&gt; Syntaxe et s&#233;mantique du langage VHDL pour la conception des FPGA.&lt;/li&gt;&lt;li&gt; Comment adopter un style d'&#233;criture efficace et s&#251;r pour les outils de synth&#232;ses actuels.&lt;/li&gt;&lt;li&gt; Comment tirer parti, depuis le langage VHDL, des sp&#233;cificit&#233;s des composants FPGA.&lt;/li&gt;&lt;li&gt; Comment &#233;crire des bancs de test VHDL simples.&lt;/li&gt;&lt;li&gt; Le flot de conception VHDL avec les outils de simulation, de synth&#232;se et de placement routage.&lt;/li&gt;&lt;li&gt; Comment &#233;crire du code VHDL de qualit&#233; refl&#233;tant les meilleurs standards de l'industrie.&lt;/li&gt;&lt;/ul&gt;&lt;h3 class=&#034;spip&#034;&gt;VHDL Avanc&#233;&lt;/h3&gt;&lt;ul class=&#034;spip&#034; role=&#034;list&#034;&gt;&lt;li&gt; Instruction du langage VHDL s'appliquant aux circuits complexes FPGA et ASIC.&lt;/li&gt;&lt;li&gt; Instruction du langage VHDL et styles de codage pour &#233;crire des bancs de test complexes.&lt;/li&gt;&lt;li&gt; Comment coder les circuits hi&#233;rarchis&#233;s utilisant plusieurs biblioth&#232;ques de conception VHDL.&lt;/li&gt;&lt;li&gt; Comment &#233;crire du code VHDL param&#233;tr&#233; et r&#233;utilisable en utilisant les g&#233;n&#233;riques et les types de donn&#233;es.&lt;/li&gt;&lt;li&gt; Comment utiliser les simulations au niveau porte.&lt;/li&gt;&lt;/ul&gt;&lt;h2 class=&#034;spip&#034;&gt;Connaissances requises&lt;/h2&gt;
&lt;p&gt;Id&#233;alement, les participants auront suivi la formation &lt;em class=&#034;spip&#034;&gt;Essential Digital Design Techniques&lt;/em&gt; (ou &#233;quivalent), ou au moins avoir de bonnes connaissances en &#233;lectronique digitale. Par contre, aucune connaissance pr&#233;alable du langage VHDL n'est demand&#233;e.&lt;/p&gt;
&lt;p&gt;Pour le module VHDL Avanc&#233;, les participants doivent avoir une exp&#233;rience pr&#233;alable en conception FPGA et avoir suivi la formation &lt;em class=&#034;spip&#034;&gt;VHDL pour FPGA&lt;/em&gt; ou &#233;quivalent.&lt;/p&gt;
&lt;h2 class=&#034;spip&#034;&gt;Support de cours&lt;/h2&gt;
&lt;p&gt;Les manuels de formation Doulos sont r&#233;put&#233;s pour &#234;tre les plus d&#233;taill&#233;s et les plus faciles d'utilisation. Leur style, leur contenu et leur exhaustivit&#233; sont uniques dans le monde de la formation. Ils sont souvent utilis&#233;s comme r&#233;f&#233;rence apr&#232;s avoir suivi les cours de formation.&lt;/p&gt;
&lt;p&gt;Sont compris dans la formation :&lt;/p&gt;
&lt;ul class=&#034;spip&#034; role=&#034;list&#034;&gt;&lt;li&gt; Le Manuel, index&#233;, qui constitue un Manuel de R&#233;f&#233;rence complet.&lt;/li&gt;&lt;li&gt; Le Cahier des Exercices pratiques pour mettre en &#339;uvre les connaissances, avec les fichiers source, les scripts et les solutions.&lt;/li&gt;&lt;li&gt; Le &lt;em class=&#034;spip&#034;&gt;VHDL Golden Reference Guide&lt;/em&gt; Doulos, M&#233;mento de r&#233;f&#233;rence, complet, sur le Langage, la syntaxe, la s&#233;mantique et les astuces.&lt;/li&gt;&lt;/ul&gt;&lt;/div&gt;
		
		</content:encoded>


		
		<enclosure url="https://www.alse.fr/sites/alse.fr/IMG/pdf/cvhdl_prog.pdf" length="145713" type="application/pdf" />
		

	</item>
<item xml:lang="fr">
		<title>Essential Digital Design Techniques</title>
		<link>https://www.alse.fr/Essential-Digital-Design-Techniques.html</link>
		<guid isPermaLink="true">https://www.alse.fr/Essential-Digital-Design-Techniques.html</guid>
		<dc:date>2016-09-17T11:11:16Z</dc:date>
		<dc:format>text/html</dc:format>
		<dc:language>fr</dc:language>
		
		



		<description>&lt;p&gt;La formation &#171; Essential Digital Design Techniques &#187; (con&#231;ue par ALSE) a &#233;t&#233; &lt;strong&gt;remise &#224; jour en profondeur &lt;/strong&gt; en Juin 2024 puis en 2025. &lt;br class='manualbr' /&gt;Elle enseigne les principes essentiels des circuits num&#233;riques (programmables &#171; &lt;abbr title=&#034;Field Programmable Gate Array. Composants &#233;lectroniques standard que l'utilisateur &#171; personnalise &#187; en utilisant des langages HDL pour impl&#233;menter des fonctions logiques sp&#233;cifiques de son choix. Un fichier de programmation permet (souvent &#224; la mise sous tension) au composant de se configurer et d'avoir le fonctionnement voulu par le concepteur.&#034;&gt;FPGA&lt;/abbr&gt; &#187; ou &#171; ASIC &#187;) et de leur conception, et elle apporte une culture de base en &#233;lectronique num&#233;rique. &lt;br class='manualbr' /&gt;Cette formation est id&#233;ale pour les ing&#233;nieurs souhaitant s'impliquer dans la conception FPGA sans avoir b&#233;n&#233;fici&#233; d'une formation compl&#232;te en Electronique, comme par exemple les ing&#233;nieurs en logiciel, en conception carte, en RF etc&#8230;&lt;/p&gt;

-
&lt;a href="https://www.alse.fr/-Digital-Design-.html" rel="directory"&gt;Digital Design&lt;/a&gt;


		</description>


 <content:encoded>&lt;div class='rss_texte'&gt;&lt;h2 class=&#034;spip&#034;&gt;Pr&#233;sentation&lt;/h2&gt;
&lt;p&gt;EDDT = &lt;em class=&#034;spip&#034;&gt;Essential Digital Design Techniques&lt;/em&gt; (formation con&#231;ue &#224; l'origine par A.L.S.E) enseigne les principes fondamentaux des circuits &#233;lectroniques digitaux (&lt;abbr title=&#034;Field Programmable Gate Array. Composants &#233;lectroniques standard que l'utilisateur &#171; personnalise &#187; en utilisant des langages HDL pour impl&#233;menter des fonctions logiques sp&#233;cifiques de son choix. Un fichier de programmation permet (souvent &#224; la mise sous tension) au composant de se configurer et d'avoir le fonctionnement voulu par le concepteur.&#034;&gt;FPGA&lt;/abbr&gt; &amp; ASIC) et les bases de l'&#233;lectronique.&lt;/p&gt;
&lt;p&gt;Elle permet, ind&#233;pendamment du langage &lt;abbr title=&#034;Hardware Description Language. Langage de Description Mat&#233;rielle : qui permet de mod&#233;liser et de concevoir des circuits logiques en d&#233;crivant leur comportement. Les principaux HDL utilis&#233;s &#224; ce jour sont : VHDL, Verilog, et SystemVerilog.&#034;&gt;HDL&lt;/abbr&gt; utilis&#233;, de comprendre les circuits en logique digitale, et d'acqu&#233;rir les m&#233;thodes de conception qui permettent de concevoir facilement des projets de toute complexit&#233;, avec des r&#233;sultats performants et un comportement fiable.&lt;/p&gt;
&lt;p&gt;On y apprend ainsi comment impl&#233;menter efficacement diff&#233;rents types de structures (arithm&#233;tique, contr&#244;le, traitement de donn&#233;es, machines d'&#233;tats&#8230;) et comment &#233;viter les erreurs de conception qui produisent des r&#233;sultats erratiques et g&#233;n&#232;rent des probl&#232;mes graves de fiabilit&#233;.&lt;/p&gt;
&lt;p&gt;EDDT est un cours qui pr&#233;pare bien aux formations &lt;abbr title=&#034;VHDL = VHSIC Hardware Description Language. Ce Langage de Description Mat&#233;rielle (normalis&#233; IEEE 1076) issu du programme du d&#233;partement am&#233;ricain de la d&#233;fense &#171; VHSIC &#187; (1980), &#233;tait destin&#233; au d&#233;part &#224; d&#233;crire sans ambigu&#239;t&#233; le comportement de ces circuits rapides. Aujourd'hui, il c&#232;de graduellement le pas au SystemVerilog mais il reste encore aujourd'hui utilis&#233; (surtout dans la conception FPGA).&#034;&gt;VHDL&lt;/abbr&gt;, &lt;abbr title=&#034;Le premier Langage de Description Mat&#233;rielle (au m&#234;me titre que le VHDL qui l'a suivi quelques ann&#233;es apr&#232;s). Normalis&#233; IEEE 1364.&#034;&gt;Verilog&lt;/abbr&gt; ou &lt;abbr title=&#034;SystemVerilog (IEEE std 1800) est le premier HDVL (Hardware Description &amp;#38; Verification Language). Il est appel&#233; &#224; remplacer aussi bien le Verilog (qu'il a absorb&#233;) que le VHDL &#224; qui il manque d&#233;sormais trop de choses dans le domaine de la V&#233;rification. C'est donc le Langage des 20 prochaines ann&#233;es et il est incontournable pour les projets complexes (m&#234;me FPGA), pour les ASICs et pour les SOCs. SystemVerilog est le langage sur lequel est fond&#233;e la M&#233;thodologie UVM.&#034;&gt;SystemVerilog&lt;/abbr&gt;, mais qui reste utile aux personnes ayant d&#233;j&#224; une connaissance de ces langages et qui manquent de culture &#171; mat&#233;rielle &#187; et &#233;lectronique.&lt;/p&gt;
&lt;p&gt;L'utilisation d'un &lt;strong&gt;Kit FPGA&lt;/strong&gt; rend les exercices FPGAs attractifs et motivants, tout en familiarisant le participant &#224; l'utilisation des outils de Conception et de V&#233;rification.&lt;/p&gt;
&lt;h2 class=&#034;spip&#034;&gt;&#192; qui est destin&#233;e cette formation ?&lt;/h2&gt;&lt;ul class=&#034;spip&#034; role=&#034;list&#034;&gt;&lt;li&gt; Ing&#233;nieurs ayant une exp&#233;rience dans d'autres domaines (par exemple logiciel) souhaitant acqu&#233;rir des notions en &#233;lectronique et ma&#238;triser rapidement la conception des circuits digitaux.&lt;/li&gt;&lt;li&gt; En pr&#233;paration ou en compl&#233;ment des formations &#171; Langages &#187; de conception.&lt;/li&gt;&lt;li&gt; Aux personnes ayant une connaissance du VHDL ou du Verilog mais manquant des fondamentaux de la conception des Syst&#232;mes Num&#233;riques et de l'&#233;lectronique.&lt;/li&gt;&lt;/ul&gt;&lt;h2 class=&#034;spip&#034;&gt;Contenu de la formation&lt;/h2&gt;&lt;ul class=&#034;spip&#034; role=&#034;list&#034;&gt;&lt;li&gt; Logique combinatoire et s&#233;quentielle.&lt;/li&gt;&lt;li&gt; Asynchrone vs Synchrone.&lt;/li&gt;&lt;li&gt; Les dangers de l'asynchronisme.&lt;/li&gt;&lt;li&gt; Analyse Statique de Timing&lt;/li&gt;&lt;li&gt; Concepts physiques de l'&#233;lectronique et les effets.&lt;/li&gt;&lt;li&gt; Les structures fondamentales (d&#233;codeurs, multiplexeurs, compteurs, arithm&#233;tique, LFSR&#8230;) et leur impl&#233;mentation mat&#233;rielle.&lt;/li&gt;&lt;li&gt; Comment d&#233;velopper et impl&#233;menter des machines &#224; &#233;tats finis (FSM) synchrones et fiables.&lt;/li&gt;&lt;li&gt; Les domaines d'Horloges multiples et principe des travers&#233;es (CDC).&lt;/li&gt;&lt;li&gt; Le flot de conception des composants programmables.&lt;/li&gt;&lt;li&gt; M&#233;thodologies de Conception et V&#233;rification.&lt;/li&gt;&lt;/ul&gt;&lt;h2 class=&#034;spip&#034;&gt;Connaissances requises&lt;/h2&gt;
&lt;p&gt;La participation &#224; cette formation ne demande pas de connaissance pr&#233;alable particuli&#232;re en dehors d'un minimum de culture scientifique (alg&#232;bre de Boole par exemple).&lt;/p&gt;
&lt;h2 class=&#034;spip&#034;&gt;Support de cours&lt;/h2&gt;
&lt;p&gt;Nos manuels de formation sont r&#233;put&#233;s pour &#234;tre les plus d&#233;taill&#233;s et les plus faciles d'utilisation. Leur style, leur contenu et leur exhaustivit&#233; sont uniques dans le monde de la formation. Ils sont souvent utilis&#233;s comme r&#233;f&#233;rence apr&#232;s avoir suivi les cours de formation. Sont compris dans la formation :&lt;/p&gt;
&lt;ul class=&#034;spip&#034; role=&#034;list&#034;&gt;&lt;li&gt; Le Manuel de cours qui constitue une R&#233;f&#233;rence et inclut les explications compl&#232;tes.&lt;/li&gt;&lt;li&gt; Le Cahier des Exercices pratiques pour mettre en &#339;uvre les connaissances.&lt;/li&gt;&lt;li&gt; Les fichiers source, les scripts et les solutions des Exercices.&lt;/li&gt;&lt;/ul&gt;&lt;/div&gt;
		
		</content:encoded>


		
		<enclosure url="https://www.alse.fr/sites/alse.fr/IMG/pdf/eddt_fr.pdf" length="363582" type="application/pdf" />
		

	</item>



</channel>

</rss>