Expert VHDL

2016-09-17T11:47:04Z

Présentation

La formation modulaire de 5 jours "Expert VHDL" est destinée aux ingénieurs utilisant déjà ce langage et qui souhaitent en tirer un meilleur parti grâce aux fonctionnalités avancées du langage (dont VHDL 2008) et aux récentes additions que sont les librairies alternatives OSVVM et UVVM. Ce training permet d'améliorer la productivité mais aussi la qualité et la fiabilité des projets.
Il comprend deux modules distincts :

Expert VHDL Design (2 jours) pour approfondir l'utilisation avancée du langage VHDL pour la conception (code RTL) et améliorer la fiabilité et la réutilisation. Une partie Vérification Unitaire est incluse, qui comprend même une introduction aux méthodes de vérification par assertions (ABV).
Expert VHDL Verification (3 jours) est axé sur l'ensemble de la Méthodologie de Vérification qui peut être mise en œuvre avec VHDL : développement de bancs de test sophistiqués, modélisation comportementale, et toutes les techniques de vérification fonctionnelle. Cette partie comprend désormais une introduction à OSVVM et à UVVM.

Il est très fortement recommandé de suive ces deux modules Expert "Conception" + "Vérification" ensemble. En effet, on ne peut pas suivre la partie "Vérification" seule, car la partie "Conception" contient notamment une introduction aux Assertions qui est essentielle aussi pour la Vérification !

Important : il y a des pré-requis pour participer à cette formation avancée : avoir suivi le cours fondamental “Comprehensive VHDL” (ou d'avoir assimilé toutes ces compétences par un autre biais) et acquis déjà de l'expérience. En cas de doute, n'hésitez pas à consulter nos ingénieurs pour déterminer si vous avez bien les acquis préalables nécessaires.

Les Exercices Pratiques, éléments clés du succès de ces formations, sont indispensables pour un réel apprentissage. Ils représentent environ 50% de l'enseignement.

Les Instructeurs ALSE sont aussi et surtout des Experts en Conception et en Vérification qui utilisent à journée entière les Langages et les Méthodologies qu'ils enseignent, pour développer des systèmes complexes et performants. Ils savent partager leur savoir-faire avec passion et sont particulièrement appréciés des participants.

Objectifs pédagogiques

Approfondissement des connaissances du langage VHDL pour une utilisation en Conception avancée et en Vérification de haut niveau.

Contenu de la formation

Reportez-vous au descriptif détaillé disponible ci-dessous.

Connaissances requises

Pour tirer le meilleur parti de ce cours, la participation préalable au cours Comprehensive VHDL (ou équivalent) est très fortement recommandée. Les participants au cours Expert VHDL Design doivent avoir ces connaissances ainsi qu'une expérience pratique d'au moins six mois.
En cas de doute, consultez nos instructeurs pour vérifier l'état de vos connaissances.

Support de cours

Les manuels de formation Doulos sont réputés pour être les plus détaillés et les plus faciles d'utilisation. Leur style, leur contenu et leur exhaustivité sont uniques dans le monde de la formation HDL. Ils sont souvent utilisés comme référence après avoir suivi les cours de formation. Sont compris dans la formation :

Le Manuel de cours, indexé constituant un Manuel de Référence complet.
Le Cahier des Exercices Pratiques, rempli d'exemples concrets pour vous aider à mettre en œuvre vos connaissances. A noter : le Doulos « Golden Reference Guide VHDL », aide-mémoire VHDL complet et pratique (syntaxe, sémantique et astuces) peut être acquis séparément (il est fourni avec la formation de base).

Structure et contenu

Reportez-vous à la description détaillée accessible ici.

Comprehensive VHDL

2016-09-17T11:23:09Z

Présentation

« Comprehensive VHDL » est une formation de 5 jours pour apprendre à utiliser VHDL pour la conception et la vérification des FPGAs et ASICs. Cette formation a été mise à jour et restructurée pour refléter les plus récentes méthodes de conception. Les participants peuvent suivre les modules individuels ou le cours complet de 5 jours.

VHDL pour FPGA (jours 1 à 3) :
Les bases de la conception CPLD et FPGA avec le Langage VHDL. C'est aussi le passage obligé avant le module avancé qui suit.
Cette formation très concrète fournit une méthodologie, une structure pour les projets, des scripts, des exemples pratiques de modules et des fichiers de contraintes qui peuvent être ré-utilisés, adaptés et étendus pour les projets en grandeur.
VHDL Avancé (jours 4 et 5) :
S'appuie sur le module précédent pour préparer le participant à la conception de projets FPGA ou ASIC complexes. Il traite en particulier de l'utilisation des caractéristiques plus avancées du VHDL pour les projets hiérarchiques, pour améliorer la réutilisation, et pour construire des bancs de test plus puissants afin de faciliter la vérification.

Les Instructeurs ALSE sont d'abord et surtout des Experts en Conception qui savent partager leur savoir-faire avec passion et sont particulièrement appréciés des participants.

Nos formations sont indépendantes des vendeurs de FPGAs et d'Outils, et les participants peuvent donc utiliser différents outils et FPGAs durant les exercices pratiques.

Ces exercices occupent environ 50 % du temps de la formation. Progressifs, efficaces et encadrés, ils sont des éléments clés du succès de ces formations et sont indispensables au processus d'apprentissage. Ils forment aussi la base d'exemples pratiques ré-utilisables dans le projets réels. Enfin, ils assurent également un contrôle continu de l'acquisition des compétences.

Objectifs pédagogiques

Maîtrise de la conception en VHDL de composants programmables ou ASICs.
Consolidation et approfondissement de la connaissance du langage VHDL.

Contenu de la formation

VHDL pour FPGA

Syntaxe et sémantique du langage VHDL pour la conception des FPGA.
Comment adopter un style d'écriture efficace et sûr pour les outils de synthèses actuels.
Comment tirer parti, depuis le langage VHDL, des spécificités des composants FPGA.
Comment écrire des bancs de test VHDL simples.
Le flot de conception VHDL avec les outils de simulation, de synthèse et de placement routage.
Comment écrire du code VHDL de qualité reflétant les meilleurs standards de l'industrie.

VHDL Avancé

Instruction du langage VHDL s'appliquant aux circuits complexes FPGA et ASIC.
Instruction du langage VHDL et styles de codage pour écrire des bancs de test complexes.
Comment coder les circuits hiérarchisés utilisant plusieurs bibliothèques de conception VHDL.
Comment écrire du code VHDL paramétré et réutilisable en utilisant les génériques et les types de données.
Comment utiliser les simulations au niveau porte.

Connaissances requises

Idéalement, les participants auront suivi la formation Essential Digital Design Techniques (ou équivalent), ou au moins avoir de bonnes connaissances en électronique digitale. Par contre, aucune connaissance préalable du langage VHDL n'est demandée.

Pour le module VHDL Avancé, les participants doivent avoir une expérience préalable en conception FPGA et avoir suivi la formation VHDL pour FPGA ou équivalent.

Support de cours

Les manuels de formation Doulos sont réputés pour être les plus détaillés et les plus faciles d'utilisation. Leur style, leur contenu et leur exhaustivité sont uniques dans le monde de la formation. Ils sont souvent utilisés comme référence après avoir suivi les cours de formation.

Sont compris dans la formation :

Le Manuel, indexé, qui constitue un Manuel de Référence complet.
Le Cahier des Exercices pratiques pour mettre en œuvre les connaissances, avec les fichiers source, les scripts et les solutions.
Le VHDL Golden Reference Guide Doulos, Mémento de référence, complet, sur le Langage, la syntaxe, la sémantique et les astuces.

Formations ALSE (France)

Expert VHDL

Présentation

Objectifs pédagogiques

Contenu de la formation

Connaissances requises

Support de cours

Structure et contenu

Comprehensive VHDL

Présentation

Objectifs pédagogiques

Contenu de la formation

VHDL pour FPGA

VHDL Avancé

Connaissances requises

Support de cours