<?xml 
version="1.0" encoding="utf-8"?><?xml-stylesheet title="XSL formatting" type="text/xsl" href="https://www.alse.fr/spip.php?page=backend.xslt" ?>
<rss version="2.0" 
	xmlns:dc="http://purl.org/dc/elements/1.1/"
	xmlns:content="http://purl.org/rss/1.0/modules/content/"
	xmlns:atom="http://www.w3.org/2005/Atom"
>

<channel xml:lang="fr">
	<title>Formations ALSE (France)</title>
	<link>https://www.alse.fr/</link>
	<description>Leader en France des Formations FPGA &amp; HDL.</description>
	<language>fr</language>
	<generator>SPIP - www.spip.net</generator>
	<atom:link href="https://www.alse.fr/spip.php?id_rubrique=46&amp;page=backend" rel="self" type="application/rss+xml" />

	<image>
		<title>Formations ALSE (France)</title>
		<url>https://www.alse.fr/sites/alse.fr/local/cache-vignettes/L144xH42/siteon0-f94c5.png?1782754102</url>
		<link>https://www.alse.fr/</link>
		<height>42</height>
		<width>144</width>
	</image>



<item xml:lang="fr">
		<title>Vid&#233;o Num&#233;rique sur FPGA</title>
		<link>https://www.alse.fr/Presentation.html</link>
		<guid isPermaLink="true">https://www.alse.fr/Presentation.html</guid>
		<dc:date>2016-10-03T22:18:46Z</dc:date>
		<dc:format>text/html</dc:format>
		<dc:language>fr</dc:language>
		
		



		<description>&lt;p&gt;Pour de nombreuses raisons, les FPGAs sont id&#233;aux pour impl&#233;menter des solutions Vid&#233;o. ALSE a d&#233;velopp&#233; beaucoup de comp&#233;tences, de tr&#232;s nombreuses IPs pr&#234;tes &#224; l'emploi, mais aussi une formation.&lt;/p&gt;

-
&lt;a href="https://www.alse.fr/-Video-.html" rel="directory"&gt;Vid&#233;o&lt;/a&gt;


		</description>


 <content:encoded>&lt;div class='rss_texte'&gt;&lt;h2 class=&#034;spip&#034;&gt;Introduction&lt;/h2&gt;
&lt;p&gt;L'Image en g&#233;n&#233;ral et la Vid&#233;o Num&#233;rique en particulier sont des domaines en tr&#232;s forte croissance, et dont la complexit&#233; augmente tr&#232;s rapidement.&lt;/p&gt;
&lt;p&gt;Il n'est donc pas &#233;tonnant que les FPGAs constituent une excellente r&#233;ponse car ils permettent d'impl&#233;menter des traitements &#224; des d&#233;bits impossibles &#224; atteindre pour des DSP ou des Processeurs. Une image Full-HD 50 fps repr&#233;sente par exemple un d&#233;bit d'environ 3 Gigabits/s, ou encore 150 Millions de pixels de 3x8 bits chacun par seconde.&lt;br class='manualbr' /&gt;Mais comme nous l'avons d&#233;montr&#233; pratiquement, un &lt;abbr title=&#034;Field Programmable Gate Array. Composants &#233;lectroniques standard que l'utilisateur &#171; personnalise &#187; en utilisant des langages HDL pour impl&#233;menter des fonctions logiques sp&#233;cifiques de son choix. Un fichier de programmation permet (souvent &#224; la mise sous tension) au composant de se configurer et d'avoir le fonctionnement voulu par le concepteur.&#034;&gt;FPGA&lt;/abbr&gt; &#171; low cost &#187; comme le Cyclone V d'Altera (ou un &#233;quivalent d'un autre fournisseur) est capable de traiter et de diffuser ce format, voire m&#234;me de la Ultra-Haute D&#233;finition (UHD aka &#171; 4K &#187;) !&lt;/p&gt;
&lt;p&gt;Cet attrait des FPGAs pour les applications vid&#233;o se traduit par des efforts des constructeurs pour faciliter le d&#233;veloppement de telles applications. On trouve alors de nouveaux Standards de connectivit&#233;, des nouvelles IPs, des nouveaux Outils etc.&lt;/p&gt;
&lt;h2 class=&#034;spip&#034;&gt;ALSE&lt;/h2&gt;
&lt;p&gt;ALSE a d&#233;velopp&#233; depuis longtemps &lt;em class=&#034;spip&#034;&gt;beaucoup&lt;/em&gt; de savoir-faire et d'IPs en ce domaine (vous pouvez &lt;a href=&#034;https://www.alse-fr.com/-Video-IP-s-.html&#034; class=&#034;spip_out&#034; rel=&#034;external&#034;&gt;Consulter notre site&lt;/a&gt; en Anglais). En 2017, nos solutions innovantes &#233;taient pr&#233;sentes &#224; ISE 2017 (Amsterdam) sur les stands IntoPix et Intel.&lt;/p&gt;
&lt;p&gt;Mais nous pouvons aussi vous aider &#224; acqu&#233;rir les connaissances n&#233;cessaires &#224; votre projet !&lt;/p&gt;
&lt;h2 class=&#034;spip&#034;&gt;Formation : Vid&#233;o Num&#233;rique sur FPGA&lt;/h2&gt;
&lt;p&gt;Nous avions d&#233;velopp&#233; cette &lt;a href='https://www.alse.fr/sites/alse.fr/IMG/pdf/alse_videotraining_fr.pdf' class=&#034;spip_in&#034; title=&#034;formation &#8211; PDF (1.6 Mio)&#034; type='application/pdf'&gt;formation&lt;/a&gt; compl&#232;te de deux jours.&lt;/p&gt;
&lt;p&gt;Malheureusement, nous l'avons supprim&#233;e de notre catalogue en 2020 car elle n'est pas r&#233;alisable &#224; distance.&lt;/p&gt;
&lt;p&gt;Nous r&#233;fl&#233;chissons donc &#224; la remplacer par une formation &#224; distance, &#224; condition d'en avoir une demande suffisante. Il est donc important de nous faire savoir si cette formation vous int&#233;resse.&lt;/p&gt;
&lt;p&gt;Nous organisons aussi sur demande des formations sp&#233;cifiques sur site, construites en fonction des besoins sp&#233;cifiques de chaque client (et qui peuvent recouvrir des sujets &lt;em class=&#034;spip&#034;&gt;autres&lt;/em&gt; que la vid&#233;o).&lt;/p&gt;&lt;/div&gt;
		&lt;div class='rss_ps'&gt;&lt;h2 class=&#034;spip&#034;&gt;Un projet &lt;abbr title=&#034;Field Programmable Gate Array. Composants &#233;lectroniques standard que l'utilisateur &#171; personnalise &#187; en utilisant des langages HDL pour impl&#233;menter des fonctions logiques sp&#233;cifiques de son choix. Un fichier de programmation permet (souvent &#224; la mise sous tension) au composant de se configurer et d'avoir le fonctionnement voulu par le concepteur.&#034;&gt;FPGA&lt;/abbr&gt; en vue qui int&#232;gre de la vid&#233;o ?&lt;/h2&gt;
&lt;p&gt;C'est le moment de nous &lt;a href='https://www.alse.fr/Contact.html' class=&#034;spip_in&#034;&gt;Contacter&lt;/a&gt; en cochant l'option &#171; Video &#187;&#8230;&lt;/p&gt;&lt;/div&gt;
		</content:encoded>


		
		<enclosure url="https://www.alse.fr/sites/alse.fr/IMG/pdf/alse_videotraining_fr.pdf" length="1688967" type="application/pdf" />
		

	</item>



</channel>

</rss>