SoC FPGAs (ARM cores)

Formation modulaire de 4 jours

ARM-based SoC-FPGAs ? Maîtrisez… grâce à notre Formation modulaire !

L’ensemble du programme est conseillé à tous les ingénieurs Hardware et Software.

Ne démarrez pas un projet Altera SoC FPGA sans avoir suivi cette Formation !

  • Du lundi 2 octobre 2017 au jeudi 5 octobre 2017 iCal
    Intel-Altera : SoC FPGAs (ARM cores)
    Formation publique « SoC-FPGAs » (Arm cores) modulaire de 4 jours
    Lieu : ALSE
    Adresse : 8 Passage Barrault 75013 PARIS

Introduction

Les SoC-FPGAs Altera (Cyclone V-SOC, Arria V-SOC, Arria10-SOC…) qui embarquent les processeurs applicatifs ARM représentent un saut de technologie majeur, y-compris pour les utilisateurs de processeurs soft-core Nios II. Par exemple, le développement bare-metal qui était courant en Nios II ou sur des micro-contrôleurs, n’est plus réaliste.
De plus, la création et la gestion de périphériques logés dans la Logique Programmable a été un nouveau paradigme dans le monde de l’embarqué.

C’est pourquoi nous avons créé une formation modulaire de quatre jours qui permet dans ce temps réduit de prendre rapidement en main les concepts fondamentaux ainsi que les outils associés. Cette formation fournit également des applications complètes et typiques qui serviront de base à vos projets.

Objectifs

Cette formation fournit les bases indispensables pour appréhender la conception et la programmation d’un système basé sur les composants « SoC-FPGA » (qui embarquent les processeurs ARM) : Cyclone V-soc, Arria V-soc, Arria 10-soc…

Elle vous permettra (entre autres) de répondre aux questions suivantes :

  • Comment utiliser Qsys pour configurer le HPS ?
  • Comment construire des périphériques dans la logique programmable ?
  • Utiliser facilement l’environnement Altera et ARM (DS-5) ?
  • Comment piloter mes périphériques depuis les processeurs ?
  • Comment transférer efficacement et sûrement des données entre Processeurs et FPGA ? Les transferts DMA : HPS ou FPGA ?
  • Introduction à la distribution Linux Embarqué et aux outils de développement logiciel.
  • Trouver des Exemples de Drivers Linux ?
  • Débugger Hardware et Software ?
  • Construire sa propre carte et adapter l’écosystème fourni ?
  • Etc !

Répartition

Cette formation est proposée en trois parties pour un total de quatre jours.

  • La première partie d’une journée concentre l’essentiel des concepts et de l’utilisation de Qsys pour construire la partie « FPGA » (hardware programmable) du composant SoC.
    Elle montre aussi comment embarquer un processeur software Nios II pour faciliter la mise au point initiale. Cette journée est optionnelle pour les clients ayant déjà suivi nos formations Nios II / Qsys.
  • La deuxième partie de deux jours traite :
    • les aspects matériels et le côté « Programmable » du FPGA
    • l’architecture de la partie HPS (processeurs et périphériques, mémoires, boot etc).
    • les liens entre les deux parties.
  • La troisième partie d’une journée permet de découvrir rapidement la distribution Linux construite, proposée, et gérée par Altera. Elle permet aussi de voir comment accéder aux périphériques « côté FPGA » depuis Linux.

Pédagogie

Théorie et Pratique alternent à travers de très nombreux exercices décrits pas-à-pas, implémentés et testés sur la plateforme DE10-Nano, disponible et facilement accessible.

Les aspects Matériel et Logiciel sont abordés dans ce stage pour permettre aux ingénieurs hardware et software d’avoir une vue des deux mondes, ce qui est indispensable pour concevoir un système embarqué efficace et optimisé.

Documents à télécharger