Depuis de nombreuses années, le besoin d’adresser mieux la Vérification de systèmes de plus en plus complexes a conduit l’industrie à développer de nombreux langages, technologies, méthodologies et outils.

Après une période un peu anarchique ayant conduit à beaucoup de développements plus ou moins propriétaires, la convergence a enfin eu lieu !

Dans les formations de base :

• Expert-VHDL : Cours avancé de VHDL, inclut une introduction à OSVVM et UVVM
• SystemVerilog : SystemVerilog for Design & Verification

Et pour la Vérification avancée :

• PSL : Langage IEEE des Assertions, désormais intégré au VHDL 2008.
• SVA : Similaire au PSL, mais intégré au Langage SystemVerilog
• Les Classes de Vérification SystemVerilog : fondement de la Méthodologie de Vérification Universelle (UVM) ci-dessous.
• UVM ! C’est LE gros morceau, quasi incontournable désormais.
• Cocotb ! Cet environnement open-source de cosimulation basé sur Python a gagné en popularité, et nous l’utilisons avec succès pour certains types de projets.

Nous avons les formations pour tous ces items !

A noter : sans grande surprise, le langage SystemC et son extension TLM 2.0 sont aujourd’hui quasiment tombés en désuétude. En l’absence de demande nous avons donc retiré ces formations de notre catalogue.