Essential Digital Design Techniques

2 jours

« Essential Digital Design Techniques » (formation conçue à l’origine par ALSE) enseigne les principes essentiels des circuits numériques (programmables « FPGA » ou non « ASIC ») et de leur conception.

  • Du lundi 19 mars 2018 au mardi 20 mars 2018 iCal
    Digital Design : Essential Digital Design Techniques
    Formation aux Principes Fondamentaux des FPAGs et ASIC et à leur conception.
    Lieu : ALSE Paris
    Adresse : ALSE 8 Passage Barrault 75013 Paris

Présentation

EDDT = Essential Digital Design Techniques (formation conçue à l’origine par A.L.S.E) enseigne les principes essentiels de la conception des circuits numériques (programmables ou non).

Elle permet, indépendamment du langage HDL utilisé, de comprendre ces circuits (CPLD, FPGA et ASIC), et d’acquérir les méthodes de conception qui permettent de concevoir facilement des projets de toute complexité, avec des résultats performants et un comportement fiable.

On y apprend ainsi comment implémenter efficacement tous types de structures (arithmétique, contrôle, traitement de données…) et comment éviter les erreurs de conception qui produisent des résultats erratiques et génèrent des problèmes de fiabilité.

EDDT est un cours qui prépare bien aux formations VHDL, Verilog ou SystemVerilog, mais qui reste utile aux personnes ayant déjà une connaissance de ces langages.

À qui est destinée cette formation ?

  • Ingénieurs ayant une expérience dans d’autres domaines (par exemple logiciel) souhaitant maîtriser rapidement la conception digitale.
  • En préparation des formations « Langages » de conception.
  • Aux personnes ayant une connaissance du VHDL ou du Verilog mais manquant des fondamentaux de la conception des Systèmes Numériques.

Contenu de la formation

  • Conception de logique séquentielle et combinatoire pour composants logiques programmables et ASICs
  • Techniques de conception synchrone.
  • Implémenter les structures fondamentales comme décodeurs, multiplexeurs, compteurs…
  • Comment développer et implémenter des machines à états finis (FSM) synchrones et fiables.
  • Les dangers de l’asynchronisme.
  • Les domaines d’Horloges multiples et principe des traversées (CDC)
  • Présentation et comparaison des flots de conception ASIC et FPGA.
  • Le flot de conception de composants programmables.
  • Méthodologies de Conception et Vérification.

Connaissances requises

La participation à cette formation ne demande pas de connaissance préalable particulière. Cependant une familiarité avec les principes de base de l’électronique numérique est préférable.

Support de cours

Les manuels de formation Doulos sont réputés pour être les plus détaillés et les plus faciles d’utilisation. Leur style, leur contenu et leur exhaustivité sont uniques dans le monde de la formation. Ils sont souvent utilisés comme référence après avoir suivi les cours de formation. Sont compris dans la formation :

  • Le Classeur de cours, indexé, qui constitue un Manuel de Référence complet.
  • Le Cahier des Exercices pratiques pour mettre en œuvre les connaissances.
  • Les fichiers source, les scripts et les solutions des Exercices.