Classes de Vérification SystemVerilog

2 jours

Formation à la partie OOP et Vérification de SystemVerilog.

  • Du lundi 25 mars 2024 au mardi 26 mars 2024 iCal
    Vérification : Classes de Vérification SystemVerilog
    Les Classes de Vérification SystemVerilog (2 jours) en préparation à UVM.
    Lieu : à distance (OnLIne)

Présentation

SystemVerilog (IEEE 1800™) est le « super-langage » qui succède au langage Verilog pour la description matérielle (HDL) mais surtout pour la Verification (HVL).

On peut le décomposer en plusieurs parties qui répondent à des besoins et à des utilisations complémentaires :

  1. La partie « Design », base du langage, indispensable pour la conception et la vérification unitaire.
  2. La partie « Objet » ou Classes SystemVerilog pour Vérification (cette formation)
  3. La partie "Méthodologie de Vérification" Enhanced UVM Adopter.

Cette formation de deux jours fait donc le lien entre les formations SystemVerilog for Design (de 3 jours) et Enhanced UVM Adopter class (4 jours) dont elle est une introduction indispensable.

Encadrement et Pédagogie

Les Instructeurs ALSE sont aussi et surtout des Experts en Conception qui savent partager leur savoir-faire avec passion et sont particulièrement appréciés des participants.

Les Exercices pratiques occupent environ 50 % du temps de la formation.
Progressifs, efficaces et encadrés, ils sont des éléments clés du succès de ces formations et sont indispensables au processus d’apprentissage. Ils forment aussi la base d’exemples pratiques ré-utilisables dans les projets réels. Ils assurent enfin un contrôle continu de l’acquisition des compétences.

Objectifs pédagogiques

  • Apprendre et maîtriser la partie « Objets » du langage SystemVerilog (classes).
  • Appliquer ce savoir pour les Classes de Vérification et la génération de Stimuli aléatoires contraints.
  • Découvrir les principes des Librairies Méthodologiques de Vérification.

Connaissances préalables requises

Une connaissance préalable du langage SystemVerilog (hors partie objet) est nécessaire. Ces connaissances peuvent être acquises par notre formation SystemVerilog for VHDL Designers (par exemple).

Qu’apprendrez-vous ?

  • La partie « Objets » (Classes) du SystemVerilog appliquée à la Vérification (Transactions, Interfaces virtuels, TLM & Channels…)
  • L’utilisation des Classes pour la génération de stimuli aléatoires contraints
  • La couverture fonctionnelle, les Moniteurs et les Checkers
  • Les Process (dynamiques) et les événements.

Supports de cours

Les manuels de formation Doulos sont réputés pour être les plus détaillés et les plus faciles d’utilisation. Leur style, leur contenu et leur exhaustivité sont uniques dans le monde de la formation. Ils sont souvent utilisés comme référence après avoir suivi les cours de formation.

Sont compris dans la formation :

  • Le Classeur du cours, indexé, qui constitue un Manuel de Référence complet.
  • Le Cahier des Exercices pratiques pour mettre en œuvre les connaissances, avec les fichiers source, les scripts et les solutions.
  • Le Doulos Golden Reference Guide, guide synthétique de référence UVM, et couvre la syntaxe, la sémantique et les astuces.

Structure et contenu

Téléchargez le descriptif détaillé au format pdf.

Documents à télécharger

Revenir en haut