Vérification

Nous allons trouver ici les Langages et Méthodologies utiles pour la vérification des projets FPGA et ASIC.

Depuis de nombreuses années, le besoin d’adresser mieux la Vérification de systèmes de plus en plus complexes a conduit l’industrie à développer de nombreux langages, technologies, méthodologies et outils.

Après une période un peu anarchique ayant conduit à beaucoup de développements plus ou moins propriétaires, la convergence a enfin eu lieu !

Dans les formations de base :

  • Expert-VHDL : Cours avancé de VHDL, inclut une introduction à OSVVM et UVVM
  • SystemVerilog : SystemVerilog for Design & Verification

Et pour la Vérification avancée :

  • PSL : Langage IEEE des Assertions, désormais intégré au VHDL 2008.
  • SVA : Similaire au PSL, mais intégré au Langage SystemVerilog
  • Les Classes de Vérification SystemVerilog : fondement de la Méthodologie de Vérification Universelle (UVM) ci-dessous.
  • UVM ! C’est LE gros morceau, quasi incontournable désormais.
  • SystemC : aujourd’hui quasiment tombé en désuétude, il reste encore marginalement utilisé dans la modélisation de haut niveau.
  • TLM 2.0 : Transaction Level Modeling est une extension du SystemC.

Nous avons les formations pour tous ces items !

Précisez votre recherche

Mars 2024

Avril 2024

Mai 2024

Revenir en haut