Ces Formations sont destinées aux Ingénieurs en charge de la Conception de Systèmes Numériques (FPGA ou ASIC), Scientifiques ou d’Intelligence Artificielle.
On notera que certains cours peuvent figurer dans cette rubrique « Conception » mais également sous « Vérification » car ils sont pertinents pour les deux domaines.
Concevoir les Systèmes Numériques modernes est une tâche dont la complexité ne cesse de croître, car les composants atteignent désormais des densités, des fréquences de fonctionnement et des fonctionnalités embarquées difficiles à imaginer il y a seulement quelques années. De plus, les sciences du traitement de signal et de l’intelligence artificielle ont considérablement progressé.
A tel point qu’ont été inventés des nouveaux langages (« e », SystemC, SystemVerilog, PSL, openVera, Superlog, SDC…), des nouvelles méthodologies (AVM, eVM, VMM, OVM, UVM …), des nouveaux concepts notamment avec les processeurs embarqués, l’accélération matérielle, l’Intelligence artificielle et bien sûr les nouveaux outils et méthodologies qui vont avec !
Cette industrie converge aujourd’hui (et heureusement) vers des langages récents (dont SystemVerilog et Python par exemple), et vers des Méthodologies de Vérification (dont essentiellement UVM).
Chez A.L.S.E, nous ne sommes pas spectateurs mais acteurs dans ces changements et si nous mettons en œuvre tous les jours les dernières technologies pour nos développements et nos IPs, nous les partageons également au travers de nos Cours de Formation.
Choisissez des thèmes de formations utiles à la Conception dans le menu de gauche ou dans cette liste :
- Scripting, avec deux formations :
> Python & Scientific Computing et
> Tcl/Tk ! - Practical Deep Learning pour découvrir rapidement les concepts.
- Digital Design : Les bases indispensables du métier de Concepteur.
- Verilog : Le Langage le plus ancien, qui est la base du SystemVerilog.
- VHDL : Toujours populaire, surtout en Europe.
- SystemVerilog : LE Langage des 20 prochaines années.
Désormais absolument incontournable. - UVM : C’est la méthodologie de vérification de haut niveau qui s’est imposée.
Nous l’utilisons notamment pour nos projets et IPs ASIC. - SystemC : Désormais marginal, ce langage est utilisé par quelques outils de synthèse de haut niveau (HLS).
- Vidéo Numérique : Nous avons ce qu’il faut pour vous former dans ce domaine.
Juin 2025
- Lundi 02 – vendredi 06
VHDL : Expert VHDL - Lundi 23 – mardi 24
Digital Design : Essential Digital Design Techniques
Septembre 2025
- Lundi 15 – vendredi 19
VHDL : Comprehensive VHDL
Octobre 2025
- Jeudi 02 – vendredi 03
Digital Design : Essential Digital Design Techniques - Lundi 13 – vendredi 17
VHDL : Expert VHDL
Novembre 2025
- Mercredi 12 – vendredi 14
Python & Scientific Computing : Python & Scientific Computing - Lundi 17 – vendredi 21
VHDL : Comprehensive VHDL - Lundi 24 – vendredi 28
SystemVerilog : SystemVerilog for Design & Verification
Thèmes
- Agenda Formations Publiques